Пристрій для обчислення середнього арифметичного

Пристрій для обчислення середнього арифметичного, що містить n m-розрядних регістрів зсуву, входи яких є відповідними інформаційними входами пристрою, а входи управління об'єднані і є входом пристрою, який відрізняється тим, що додатково містить перетворювач багаторядного коду, який складається з N=n+Iog2m однорозрядних трьохвходови х суматорів, N-розрядні суматор і регистр, причому інформаційні входи пристрою 29092 Si=Si-1+xi-xi- m, (1) гістр 5, інформаційні входи 61...6n , вхід 7, вхід 8 доповнення, інформаційні виходи 91...9N. Інформаційні входи 61...6n пристрою з'єднані, відповідно, з першим входом суматорів 31...3n і входами регістрів зсуву 11...1n, входи управління яких з'єднані з входом 7, що підключений також до входу управління регістру 5, інверсні виходи регістрів 11...1n з'єднані з другим входом суматорів 31...3n , до третього входу суматорів 31...3N підключені, відповідно, інформаційні виходи 91...9N. Виходи сум суматорів 31...3N з'єднані з входами першого додатку суматору 4, ви ходи переносів суматорів 31...3N-1 з'єднані зсувом на один розряд у бік старших розрядів з входами другого додатку суматора 4, до входу молодшого розряду другого додатку суматора 4 і другим входам суматорів 3n+1...3N підключений вхід 8 доповнення, виходи суматора 4, крім старшого розряду, з'єднані з входами регістру 5, ви ходи якого є інформаційними виходами 9 пристрою. Робота пристрою, що пропонується, полягає в реалізації алгоритму (1) для розміру ковзного вікна, кратному степені двійки m=2L. В початковому стані усі регістри встановлені в нуль (ланцюги установлення на схемі не показані). Робота пристрою синхронізується сигналами, що подаються на вхід 7. Вільні входи суматорів 3n+1...3N сприймаються як код 0...0 (нульовий код). За сигналами управління, що поступають на вхід 7 з періодом, який визначається часом обчислення середнього арифметичного в пристрої, на входи 6 поступають в прямому коді без знаку цілі додатні n-розрядні відліки хі реалізації випадкового процесу (і=1,2,...). Значення Si формується перетворювачем 2 і суматором 4 за один крок обчислювання так, як це показано на фіг. 2 (приклад для n=4, m=4). Крапки на малюнку означають розряди кодів (1 чи 0) відповідної ваги, рамки окреслюють розряди кодів, що подаються на входи суматорів 3, 4. За час спрацьовування однорозрядного суматора Т=2Те, де Те - час спрацьовування логічного елементу, у перетворювачі 2 формуються розряди сум s j і переносів рj - результат порозрядного додавання кодів Si-1, хі та xi- m (обернений код xi-m) на однорозрядних тривходових суматорах 3. Розряди сум і переносів складаються на паралельному суматорі 4 сумісно з кодом доповнення (КД) одиничного рівня, який використовується для утворення доповняльного коду x д( i- m ) = де xi та xі-m - миттєві значення реалізації випадкового процесу (в подальшому - просто відліки ) відповідно, на вході та ви ході регістрів зсуву. З накопиченої суми m відліків на кожному кроці обчислювань (в усталеному режимі) через подавання на входи віднімання суматора-відлічувателя, що накопичує, віднімається відлік хі-m, що залишає ковзне вікно (з'являється на виходах регістрів зсуву), а відлік хі, що надходить на інформаційні входи пристрою (отже, на входи додавання суматора-відлічувателя, що накопичує), додається до накопиченого значення. За два такти роботи суматора-відлічувателя, що накопичує, формується значення середнього x = Si . Недоліком цього пристрою-прототипу є мала швидкодія. В основу винаходу покладена задача створити пристрій для обчислення середнього арифметичного, який за рахунок введення перетворювача багаторозрядного коду, суматора та регістра забезпечував би зменшення часу обчислення. Технічний результат, який може бути отриманий при здійснені винаходу, полягає у підвищені швидкодії пристрою. Поставлена задача вирішується за рахунок того, що в пристрій, що містить n m-розрядних регістрів зсуву, входи яких є відповідними інформаційними входами пристрою, а входи управління об'єднані і є входом пристрою, додатково вводяться перетворювач багаторядного коду, який складається з N=n+log 2m однорозрядних тривходових суматорів, N-розрядні суматор і регістр, причому інформаційні входи пристрою з'єднані з першим входом суматорів перетворювача багаторядного коду з першого по n-й, до другого входу яких підключені інверсні виходи регістрів зсуву. До третього входу суматорів перетворювача багаторядного коду з першого по N-й підключені відповідні інформаційні виходи пристрою, виходи сум суматорів перетворювача багаторядного коду з'єднані з відповідними входами першого додатку суматора, а їх ви ходи переносів, крім N-го, з'єднані з відповідними входами другого додатку суматора з зсувом на один розряд у бік старших розрядів. До входу молодшого розряду другого додатку суматора і другим входам суматорів перетворювача багаторядного коду з n+1 по N-й підключений вхід доповнення, виходи суматора, крім старшого розряду, з'єднані з входами регістру, ви ходи якого є інформаційними виходами пристрою, до входу управління регістру підключений вхід пристрою. Структурна схема запропонованого пристрою наведена на фіг. 1. Фіг. 2 ілюструє процес формування значення Si у пристрої для n=4, m=4 за один крок обчислювання. Фіг. 3 ілюстр ує процес формування значень Sі в дискретному часі і. Пристрій, що пропонується (фіг. 1) містить n m-розрядних регістрів зсуву 11...1n, перетворювач 2 багаторядного коду, який складається з N=n+log2m одноразрядних тривходових суматорів 31...3N, N-розрядний суматор 4, N-розрядний ре = x i- m + 1 [:, с. 113]. Процес функціонування пристрою ілюструється епюрами (фіг. 3, 4), на яких амплітуди хі, xі-m та Sі пропорційні деяким значенням, що відкладені вздовж осі ординат, а також описується наступною послідовністю кроків: 1) S1=S0+х1-х- 3=0+х1-0=х1=2; 2) S2=S1+х2-х- 2=x1+х2-0=х1+х2=2+5=7; 3) S3=S2+x3-x- 1=x1+х2+х3-0=х1+х2+х3=2+5+1=8; 4) S4=S3+х4-х0=х1+х2+х3+х4-0=х1+х2+х3+х4=2+5+ +1+3=11; 5) S5=S4+х5-х1=х1+х2+х3+х4+х5-х1=х2+х3+х4+х5= =5+1+3+4=13; 6) S6=S5+х6-х2=х2+х3+х4+х5+х6-х2=х3+х4+х5+х6= =1+3+4+3=11; ... 2 29092 i) Si=Si-1+xi-xi- m= ... =xi-3+xi-2+xi-1+xi; ... ТПР=ТРЗ+2(ТСВ+Т РГ), (3) де у дужках - час спрацьовування суматоравідлічува теля (СВ), що накопичує; TCB=(n+log 2m)Тс - час спрацьовування суматора-відлічувателя в припущенні, що він побудований з однорозрядних схем (секцій) [5, рис.6.28] без ланцюгів ускорення переносу; ТС»5Те - час затримки інформації секцією СВ [5]. Протягом m початкових кроків в перетворювачі 2 та суматорі 4 накопичується сума перших відліків, що поступають на входи регістрів зсуву 1i...1n. В усталеному режимі в регістрі 5 та на виході 9 пристрою маємо суму відліків у ковзному вікні розміру m. Для наведеного вище прикладу на п'ятому та шостому кроках буде вирахувано ось таке: ТПР=2Те+2[(n+log2m)5Te+2Те]= =2[5(n+log 2m)+3]Те. (4) Виграш у швидкодії пристрою, що пропонується, порівняно з прототипом складає W=ТПР/Т= =5-12/(n+log2m+3) разів, причому він тим ближче до 5, чим більші значення розрядності n відліків і розміру m ковзного вікна. Джерела інформації: 1. А. с. СССР № 868772, М. Кл3 G06F15/36. Вычислитель оценки математического ожидания. - БИ № 36, 1981. 2. А. с. СССР № 1049922, М. Кл3 G06F15/36. Устройство для вычисления текущей оценки среднего значения. - БИ № 39, 1983. 3. А. с. СССР № 855669. М. Кл3 G06F16/36. Устройство для оценки среднего значения нестационарного случайного процесса. - БИ № 30, 1981 (прототип). 4. Применение цифровой обработки сигналов / Под ред. Э. Оппенгейма. - М.: Мир, 1980. 5. Зимин В.А. Электронные вычислительные машины (основы теории и расчета). - М.: Машиностроение, 1971. 6. Пучко А.П. и др. Электронные цифровые вычислительные машины. - М.: Машиностроение, 1979. Результат х надано з урахуванням зсуву на Іоg2m=Iog24=2. Час обчислення середнього арифметичного визначиться як Т=ТРЗ+ТПБК+ТСМ+ТРГ, де ТРЗ, ТПБК, ТСМ і ТРГ - час затримки інформації, відповідно, у регістрі зсуву, перетворювачі багаторядного коду, суматорі та регістрі. Т=2Те+2Те+2(n+log2m)Te+2Te=2(n+log2m+3)Те, (2) де Те - час спрацьовування логічного елементу. Час обчислення середнього у прототипі визначається як Фіг. 1 3 29092 Фіг. 2 Фіг. 3 Фіг. 4 4 29092 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2002 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 34 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 5