Аналого-цифровий перетворювач

Реферат: Аналого-цифровий перетворювач містить: дільник напруги, групу імпульсних компараторів, перші входи яких об'єднані і є вхідною шиною, а другі входи підключені до відповідних виходів дільника напруги, вхід якого є шиною опорної напруги, виходи компараторів підключені до входів пріоритетного шифратора на елементах "ВИКЛЮЧНЕ АБО", виходи якого підключені до перших входів регістра пам'яті, виходи якого є виходом пристрою. Пріоритетний шифратор додатково містить матрицю вентильних елементів, які перетворюють вхідний код в код поля Галуа, а його виходи з'єднані з виходами логічного елемента АБО, вихід якого з'єднаний з входами синхронізації регістра пам'яті, на виходах якого формується паралельний код Галуа. UA 77037 U (54) АНАЛОГО-ЦИФРОВИЙ ПЕРЕТВОРЮВАЧ UA 77037 U UA 77037 U 5 10 15 20 25 30 35 40 45 50 Аналого-цифровий перетворювач стосується автоматики та обчислювальної техніки, а саме перетворювачів форми інформації, а також може бути використаний як вхідні перетворювачі сигнальних мультибазисних співпроцесорів, що працюють у теоретико-числовому базисі Галуа. Відомий аналог - аналого-цифровий перетворювач (авторське свідоцтво СРСР № 1462477, Η 03 Μ 1/38, 7/00 Бюл. № 8, 1989 рік), який містить: вхідну шину, групу компараторів, дільник напруги, шину опірної напруги, групу елементів ВИКЛЮЧНЕ АБО, шифратор Галуа, кільцевий регістр зсуву, управляючі входи група елементів І-НЕ, вихідна шина коду поля Галуа. Недоліком аналога є низька швидкодія, обумовлена послідовним формуванням k-бітів Галуа. Відомий прототип - двійковий паралельний аналого-цифровий перетворювач (МАХ1151), який містить: вхідну шину, дільник напруги, шику опірної напруги, групу компараторів, пріоритетний шифратор, регістр на D-тригерах, вихідні шини. Недоліком прототипу є обмежені функціональні можливості, обумовлені тим, що він генерує вихідні коди в базисі Радемахера (двійкова система числення), та можливість виникнення гонок мікроелектронних елементів при подачі сигналів синхронізації на входи регістра пам'яті. В основу корисної моделі поставлена задача вдосконалення аналого-цифрового перетворення шляхом введення в пріоритетний шифратор матриці вентильних елементів, що дозволяє розширити функціональні можливості і підвищити рівень захисту від помилок, уникнути гонок мікроелектронних елементів при подачі сигналів синхронізації на входи регістра пам'яті. Поставлена задача вирішується завдяки тому, що аналого-цифровий перетворювач, який містить: дільник напруги, групу імпульсних компараторів, перші входи яких об'єднані і є вхідною шиною, а другі входи підключені до відповідних виходів дільника напруги, вхід якою є шиною опорної напруги, виходи компараторів підключені до входів пріоритетного шифратора і побудовані на елементах виключне АБО, виходи якого підключені до перших входів регістра пам'яті виходи якого є виходом пристрою, згідно з корисною моделлю вводиться пріоритетний шифратор, що містить матрицю вентильних елементів, які перетворюють вхідний код в код поля Галуа, а його виходи з'єднані з виходами логічного елемента АБО, вихід якого з'єднаний з входами синхронізації регістра пам'яті, на виходах якого формується паралельний код Галуа. Корисна модель ілюструється кресленнями фіг. 1 і таблицею 1 де на фіг. 1 показана структурна схема аналого-цифрового перетворювача: 1 - вхідна шина, 2 - шину напруги, 3 дільник напруги, 4 - групу компараторів, 5 - група елементів ВИКЛЮЧАЮЧИ АБО, 6 пріоритетний шифратор Галуа, 7 - група інверторів, 8 - логічний елемент АБО, 9 - регістр на D тригерах, 10 - вхід синхронізації D регістра 11 - інформаційний вхід D регістра 12 вихідні шини. На таблиці 1 сформована матриця теоретико-числового базису (ТЧБ) Галуа, яка вироджується у вектор. Дана матриця формується на основі неприводимих поліномів з ключем 4 x +х+1, яка формує k-розрядний код Галуа, для чотирьох розрядного АЦП, також додатково містяться m перевірочних бітів. Кодони Галуа формуються на основі k+m бітів k=4, m=2. Пристрій працює наступним чином. Перетворена вхідна напруга по вхідній шині 1 подасться на перші входи всіх компараторів 4, на другі входи яких подається опірна напруга, знята з відповідних виходів дільника напруги 3, в результаті порівняння вхідної і опірної напруги на виходах компараторів 4, в наступному режимі формується унітарно-паралельний код вхідної величини, який надходить на входи елементів "виключне АБО" 5, на виходах яких формується одинично-позиційний код вхідної величини і надходить на входи пріоритетного шифратора Галуа 6, а виходи підключені до групи інверторів 7, виходи з яких надходять на входи логічного елемента АБО 8 і на інформаційні входи 11 регістра 9, вихід логічного елемента АБО подається на вхід синхронізації 10 регістра 9 на виходах 12 формується вихідний код поля Галуа. Основною перевагою корисної моделі щодо прототипу є використання теоретико-числового базису Галуа. який може виправляти одиничні помилки та уникати гонок мікроелектронних елементів при подачі сигналів синхронізації на входи регістра пам'яті. 1 UA 77037 U Таблиця Формування бітів Галуа № 0 1 2 3 4 5 6 7 Кодони Галуа k+m 000010 000100 001001 010011 100110 001101 011010 110101 101011 010111 101111 011110 111100 111000 110000 100001 Вектор бітів Галуа 0 0 0 0 1 0 0 1 1 0 1 0 1 1 1 1 9 10 11 12 13 14 15 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 Аналого-цифровий перетворювач, який містить: дільник напруги, групу імпульсних компараторів, перші входи яких об'єднані і є вхідною шиною, а другі входи підключені до відповідних виходів дільника напруги, вхід якого є шиною опорної напруги, виходи компараторів підключені до входів пріоритетного шифратора на елементах "ВИКЛЮЧНЕ АБО", виходи якого підключені до перших входів регістра пам'яті, виходи якого є виходом пристрою, який відрізняється тим, що пріоритетний шифратор додатково містить матрицю вентильних елементів, які перетворюють вхідний код в код поля Галуа, а його виходи з'єднані з виходами логічного елемента АБО, вихід якого з'єднаний з входами синхронізації регістра пам'яті, на виходах якого формується паралельний код Галуа. 2 UA 77037 U Комп’ютерна верстка І. Мироненко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3