Автоматизована система параметричного контролю

Реферат: Автоматизована система параметричного контролю містить об'єкт контролю, перший блок пам'яті, першу схему порівняння, інформаційний вихід, вхід вибору номера параметра, вхід сигналу кінця вимірювань, вхід задання режиму роботи, два двійкових лічильники і, генератор імпульсів, n параметричних датчиків, n перетворювачів, два мультиплексори і, другу схему порівняння, елемент АБО, елемент І, перший елемент затримки, формувач імпульсу, блок індикації, тригер, блок пам′яті, таймер, третій двійковий лічильник, другий елемент затримки, третій блок пам'яті, входи задання номера програми контролю. UA 102831 U (54) АВТОМАТИЗОВАНА СИСТЕМА ПАРАМЕТРИЧНОГО КОНТРОЛЮ UA 102831 U UA 102831 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до обчислювальної техніки і призначена для контролю технічного стану об'єктів шляхом перевірки значень параметрів у контрольних точках об'єкта або значень параметрів під час проведення багатофакторного експерименту. Відома схема контролю [Патент України № 60084 A, G06F 11/30. / № 2003010635; Заявл. 24.01.2003; Опубл. 15.09.2003, Бюл. № 9], що містить шину вхідних даних, об'єкт контролю, шину вихідних даних, вихід результату, схему порівняння. Недоліком відомого пристрою є обмежені функціональні можливості. Відома автоматизована система параметричного контролю [Патент України № 50104 A, G06F 11/30/ № 200912366; Заявл. 30.11.2009; Опубл. 25.05.2010, Бюл. № 10], що містить об'єкт контролю, блок пам'яті, схему порівняння, вихідну шину. Недоліком відомої системи є обмежені функціональні можливості. Найбільш близькою є автоматизована система параметричного контролю [Патент України № 67060 A, G06F 11/30 / № 201109869; Заявл. 08.08.2011; Опубл. 25.01.2012, Бюл. № 2], що містить об'єкт контролю, перший блок пам'яті, першу схему порівняння, інформаційний вихід, вхід вибору номера параметра, вхід сигналу кінця вимірювань, вхід задання режиму роботи, два двійкових лічильники і, генератор імпульсів, n параметричних датчиків, n перетворювачів, два мультиплексори, другу схему порівняння, елемент АБО, елемент I, перший елемент затримки, формувач імпульсу, блок індикації, тригер, другий блок пам'яті, таймер, третій двійковий лічильник, другий елемент затримки, причому виходи і-го параметричного датчика і з'єднані з входом і-го перетворювача і, вихід якого з'єднаний з і-им інформаційним входом першого мультиплексора (і=1,…, n), вхід вибору номера параметра з'єднаний з входом формувача імпульсу, вихід якого з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з входами блока індикації та першою групою інформаційних входів другого мультиплексора, вихід генератора імпульсів з'єднаний з рахунковим входом другого двійкового лічильника та через елемент затримки з першим входом елемента І, вхід задання режиму роботи з'єднаний з адресним входом другого мультиплексора, виходи якого з'єднані з адресними входами першого мультиплексора та блока пам'яті, виходи першого мультиплексора з'єднані з першими групами входів схем порівняння та, перша група виходів блока пам'яті з'єднана з другою групою входів першої схеми порівняння, друга група виходів блока пам'яті з'єднана з другою групою входів другої схеми порівняння, виходи схем порівняння та з'єднані з входами елемента АБО, вихід якого з'єднаний з другим входом елемента І, вхід сигналу кінця вимірювань з'єднаний з третім входом елемента І, вихід тригера з'єднаний з інформаційним виходом, виходи таймера з'єднані з першою групою входів другого блока пам'яті, виходи другого мультиплексора з'єднані з другою групою входів другого блока пам'яті, вихід першої схеми порівняння з'єднаний з третьою групою входів другого блока пам'яті, вихід елемента І з'єднаний з рахунковим входом третього двійкового лічильника, входом тригера, та через другий елемент затримки з входом "Запис" другого блока пам'яті, виходи третього двійкового лічильника з'єднані з адресними входами другого блока пам'яті. Недоліком відомої системи є обмежені функціональні можливості. В основу корисної моделі поставлено задачу вдосконалення автоматизованої системи контролю шляхом введення нового складу елементів та нової організації взаємозв'язків між ними, забезпечення розширення функціональних можливостей. Поставлена задача вирішується тим, що автоматизована система параметричного контролю, що містить об'єкт контролю, перший блок пам'яті, першу схему порівняння, інформаційний вихід, вхід вибору номера параметра, вхід сигналу кінця вимірювань, вхід задання режиму роботи, два двійкових лічильники і, генератор імпульсів, n параметричних датчиків, n перетворювачів, два мультиплексори, другу схему порівняння, елемент АБО, елемент І, перший елемент затримки, формувач імпульсу, блок індикації, тригер, другий блок пам'яті, таймер, третій двійковий лічильник, другий елемент затримки, причому виходи і-го параметричного датчика і з'єднані з входом і-го перетворювача і, вихід якого з'єднаний з і-им інформаційним входом першого мультиплексора (і=1,…, n), вхід вибору номера параметра з'єднаний з входом формувача імпульсу, вихід якого з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з входами блока індикації та першою групою інформаційних входів другого мультиплексора, вихід генератора імпульсів з'єднаний з рахунковим входом другого двійкового лічильника та через елемент затримки з першим входом елемента І, вхід задання режиму роботи з'єднаний з адресним входом другого мультиплексора, виходи якого з'єднані з адресними входами першого мультиплексора та блока пам'яті, виходи першого мультиплексора з'єднані з першими групами входів схем порівняння та, перша група виходів блока пам'яті з'єднана з другою групою входів першої схеми порівняння, друга група виходів блока пам'яті з'єднана з другою групою входів другої схеми порівняння, виходи схем 1 UA 102831 U 5 10 15 20 25 30 35 40 45 50 55 60 порівняння та з'єднані з входами елемента АБО, вихід якого з'єднаний з другим входом елемента І, вхід сигналу кінця вимірювань з'єднаний з третім входом елемента І, вихід тригера з'єднаний з інформаційним виходом, виходи таймера з'єднані з першою групою входів другого блока пам'яті, виходи другого мультиплексора з'єднані з другою групою входів другого блока пам'яті, вихід першої схеми порівняння з'єднаний з третьою групою входів другого блока пам'яті, вихід елемента І з'єднаний з рахунковим входом третього двійкового лічильника, входом тригера, та через другий елемент затримки з входом "Запис" другого блока пам'яті, виходи третього двійкового лічильника з'єднані з адресними входами другого блока пам'яті, згідно з корисною моделлю, містить третій блок пам'яті, входи задання номера програми контролю, причому виходи другого двійкового лічильника з'єднані з першою групою адресних входів третього блоку пам'яті, виходи якого з'єднані з другою групою інформаційних входів другого мультиплексора, входи задання номера програми контролю з'єднані з другою групою адресних входів третього блока пам'яті. Заявлена система має новий склад елементів та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості системи. Технічний результат, як наслідок цих властивостей - розширення функціональних можливостей системи, а саме можливість реалізувати різні програми контролю. На кресленні представлена функціональна схема системи. Кількість параметрів позначена літерою "n". Автоматизована система параметричного контролю містить об'єкт контролю 1, перший блок пам'яті 2, першу схему порівняння 3, інформаційний вихід 4, вхід вибору номера параметра 5, вхід сигналу кінця вимірювань 6, вхід задання режиму роботи 7, два двійкових лічильники 8 і 9, генератор імпульсів 10, n параметричних датчиків 11, n перетворювачів 12, два мультиплексори 13 і 14, блок пам'яті 15, таймер 16, другу схему порівняння 17, елемент АБО 18, елемент І 19, перший елемент затримки 20, формувач імпульсу 21, блок індикації 22, третій двійковий лічильник 23, другий елемент затримки 24, тригер 25, третій блок пам'яті 26, входи задання номера програми контролю 27, причому виходи і-го параметричного датчика 11і з'єднані з входом і-го перетворювача 12і, вихід якого з'єднаний з і-м інформаційним входом першого мультиплексора 14 (і=1,…, n), вхід вибору номера параметра 5 з'єднаний з входом формувача імпульсу 21, вихід якого з'єднаний з рахунковим входом першого двійкового лічильника 8, виходи якого з'єднані з входами блока індикації 22 та першою групою інформаційних входів другого мультиплексора 13, вихід генератора імпульсів 10 з'єднаний з рахунковим входом другого двійкового лічильника 9 та через елемент затримки 20 з першим входом елемента І 19, вхід задання режиму роботи 7 з'єднаний з адресним входом другого мультиплексора 13, виходи якого з'єднані з адресними входами першого мультиплексора 14 та блока пам'яті 2, виходи першого мультиплексора 14 з'єднані з першими групами входів схем порівняння 3 та 17, перша група виходів блока пам'яті 2 з'єднана з другою групою входів першої схеми порівняння 3, друга група виходів блока пам'яті 2 з'єднана з другою групою входів другої схеми порівняння 17, виходи схем порівняння 3 та 17 з'єднані з входами елемента АБО 18, вихід якого з'єднаний з другим входом елемента І 19, вхід сигналу кінця вимірювань 6 з'єднаний з третім входом елемента І 19, вихід тригера 25 з'єднаний з інформаційним виходом 4, виходи таймера 16 з'єднані з першою групою входів другого блока пам'яті 15, виходи другого мультиплексора 13 з'єднані з другою групою входів другого блока пам'яті 15, вихід першої схеми порівняння з'єднаний з третьою групою входів другого блоку пам'яті 15, вихід елемента І 19 з'єднаний з рахунковим входом третього двійкового лічильника 23, входом тригера 25, та через другий елемент затримки 24 з входом "Запис" другого блока пам'яті 15, виходи третього двійкового лічильника 23 з'єднані з адресними входами другого блока пам'яті 15, виходи другого двійкового лічильника 9 з'єднані з першою групою адресних входів третього блока пам'яті 26, виходи якого з'єднані з другою групою інформаційних входів другого мультиплексора 13, входи задання номера програми контролю 27 з'єднані з другою групою адресних входів третього блока пам'яті 26. Працює система у такий спосіб. Автоматизована система параметричного контролю призначена для визначення значень параметрів у контрольних точках та виявлення відхилень від верхньої або нижньої межі значень. Спочатку на вхід 6 подають сигнал "0". В залежності від обраного режиму контроль може проводитися тільки одного параметру, або циклічно усіх параметрів щодо вибраної програми контролю. Для задання режиму на вхід 7 подається відповідний сигнал. Для контролю значення одного параметра на вхід 7 подається сигнал "0" та подаючи імпульси на вхід 5 (які через формувач імпульсу надходять на рахунковий вхід двійкового лічильника 8) вибирають номер потрібного 2 UA 102831 U 5 10 15 параметра. Цей номер відображується на у блоці індикації 22. Для роботи на вхід 6 подають сигнал "1". При цьому на адресні входи мультиплексора 14 надходить вибраний номер параметра, що контролюється. Його значення після перетворення у відповідному перетворювачі 12 у двійковий код надходить на вихід мультиплексора 14 та на перші входи схем порівняння 3 та 17. Одночасно з цим на другі входи схем порівняння 3 та 17 надходять з виходів блока пам'яті 2 двійкові коди відповідно нижнього та верхнього допустимих значень параметра. Якщо значення параметра виходить за задану межу, то на виході однієї із схем порівняння 3 або 17 формується сигнал "1", який через елемент АБО 18, елемент І 19 надходить на вхід тригера 25, який фіксує наявність відхилень, і на виході тригера 25 встановлюється значення "1". Зовнішня система, або оператор, приймає рішення про доцільність подальшої перевірки (наприклад, під час проведення багатофакторного експерименту). Сигнал з виходу елемента I 19 надходить на рахунковий вхід третього двійкового лічильника 23, який встановлює нову адресу блока пам'яті 15, в який через задану затримку (у блоці 24) надходить сигнал "Запис" і в другий блок пам'яті 15 записуються час, номер параметра та вид відхилення. Для контролю параметрів по заданій програмі на входи задання номера програми контролю 27 подається відповідний двійковий код, на вхід 7 подається сигнал "1" і вказаний процес виконується як описано вище. Таким чином, заявлена система має ширші функціональні можливості. 20 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 Автоматизована система параметричного контролю, що містить об'єкт контролю, перший блок пам'яті, першу схему порівняння, інформаційний вихід, вхід вибору номера параметра, вхід сигналу кінця вимірювань, вхід задання режиму роботи, два двійкових лічильники і, генератор імпульсів, n параметричних датчиків, n перетворювачів, два мультиплексори, другу схему порівняння, елемент АБО, елемент І, перший елемент затримки, формувач імпульсу, блок індикації, тригер, другий блок пам'яті, таймер, третій двійковий лічильник, другий елемент затримки, причому виходи і-го параметричного датчика і з'єднані з входом і-го перетворювача і, вихід якого з'єднаний з і-им інформаційним входом першого мультиплексора (і=1,…, n), вхід вибору номера параметра з'єднаний з входом формувача імпульсу, вихід якого з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з входами блока індикації та першою групою інформаційних входів другого мультиплексора, вихід генератора імпульсів з'єднаний з рахунковим входом другого двійкового лічильника та через елемент затримки з першим входом елемента І, вхід задання режиму роботи з'єднаний з адресним входом другого мультиплексора, виходи якого з'єднані з адресними входами першого мультиплексора та блока пам'яті, виходи першого мультиплексора з'єднані з першими групами входів схем порівняння та перша група виходів блока пам'яті з'єднана з другою групою входів першої схеми порівняння, друга група виходів блока пам'яті з'єднана з другою групою входів другої схеми порівняння, виходи схем порівняння та з'єднані з входами елемента АБО, вихід якого з'єднаний з другим входом елемента І, вхід сигналу кінця вимірювань з'єднаний з третім входом елемента І, вихід тригера з'єднаний з інформаційним виходом, виходи таймера з'єднані з першою групою входів другого блока пам'яті, виходи другого мультиплексора з'єднані з другою групою входів другого блока пам'яті, вихід першої схеми порівняння з'єднаний з третьою групою входів другого блока пам'яті, вихід елемента І з'єднаний з рахунковим входом третього двійкового лічильника, входом тригера, та через другий елемент затримки з входом "Запис" другого блока пам'яті, виходи третього двійкового лічильника з'єднані з адресними входами другого блока пам'яті, яка відрізняється тим, що містить третій блок пам'яті, входи задання номера програми контролю, причому виходи другого двійкового лічильника з'єднані з першою групою адресних входів третього блока пам'яті, виходи якого з'єднані з другою групою інформаційних входів другого мультиплексора, входи задання номера програми контролю з'єднані з другою групою адресних входів третього блока пам'яті. 3 UA 102831 U Комп’ютерна верстка Г. Паяльніков Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4