Спосіб та пристрій комухаєва розподілення імпульсів

Реферат: Винахід належить до пристроїв керування обчислювальної, телекомунікаційної техніки, цифрової автоматики. Спосіб розподілення синхроімпульсів та пристрій для його здійснення включає введення двопотокового формування системних синхроімпульсів з дешифраторів від виходів однорідних каскадів на схемах І-АБО-НІ m-каскадного багатостабільного тригера при синхронізації n>1 фазами, причому один потік m синхроімпульсів формується дешифраторами в динаміці під час фаз переключень чергових пар каскадів багатостабільного тригера, а другий потік m синхроімпульсів формується дешифраторами при чергових фазах статики каскадів багатостабільного тригера без їх переключень при цьому m та n непарні, a m кратне числу фаз n. Технічний результат полягає у підвищенні енергоекономічності розподілення імпульсів вдвоє, введенні безшумних синхроімпульсів потоку статики, спрощенні схем захисту робочих кодів від збоїв. UA 105023 C2 (12) UA 105023 C2 UA 105023 C2 5 10 15 20 25 30 35 40 45 50 55 Винахід належить до галузей обчислювальної, телекомунікаційної техніки, цифрової автоматики і призначений знизити енерговитрати синхронізованих пристроїв управління. Відомі способи та пристрої розподілення синхроімпульсів використовують зокрема двійковий лічильник з дешифраторами, кільцевий регістр зсуву коду однієї "одиниці" (див. Букреев И. Н. та інші "Микроэлектронные схемы цифровых устройств", М. 1990). Недоліками рішень на двійкових лічильниках є зниження швидкодії, зростання числа входів дешифраторів при збільшенні розрядності лічильника. Стабільну високу швидкість розподілення синхроімпульсів при різному числі розрядів забезпечують рішення на кільцевих регістрах з однофазною або двофазною синхронізацією. До недоліків розподілювачів синхроімпульсів на кільцевих регістрах на двійкових тригерах відносять їх підвищені апаратурні витрати, при яких для формування m синхроімпульсів потрібні m тригерів, а також переходи на заборонені коди при випадкових збоях, при яких зникає маркуюча єдина кодова "одиниця" або виникають додаткові "одиниці". Відомий спосіб та пристрої реалізації швидкодіючого розподілення синхроімпульсів з більш низькими апаратурними витратами при використанні кільцевого регістра з перехресними зв'язками останнього каскаду з першим, де m каскадів забезпечує дешифрацію 2m системних синхроімпульсів. Ці рішення називають лічильниками Джонсона, вони також потребують введення схем корекції забороненого коду при збоях. Захист робочих кодів лічильника Джонсона вводять вже при трьох розрядах. Послідовність робочих кодів трирозрядного лічильника Джонсона наступна: 000, 100, 11, 111, 011, 001. Збої можуть встановити заборонений код 010, який при зсуві стає 010, потім знову код 010 і розподілення синхроімпульсів блокується. Для вказаної корекції в випадку трьох розрядів вводять додаткову двовходову схему І-НІ. При збільшенні розрядності лічильника Джонсона значно зростає кількість заборонених кодів і відповідно розширюють схеми корекції. Промислова мікросхема IW4017B п'ятирозрядного лічильника Джонсона включає для корекції вже дві логічні схеми, підключені до виходів трьох каскадів. Для корекції кодів при великій розрядності лічильника Джонсона відоме рішення згідно патенту US, N4993051 від 12.02, 1991, автор Fredericus H.J., яке вибране як прототип. В ньому виходи кожних 6 послідовних каскадів підключені через три логічні схеми до входів цих каскадів лічильника. Спільні риси прототипу і запропонованого винаходу: висока швидкодія при великому числі каскадів лічильника, економічні дешифратори синхроімпульсів, кожен з них з'єднаний з виходами двох каскадів лічильника, низькі загальні витрати, при яких формують m синхроімпульсів при використанні 2m каскадів, захист від збоїв багаторозрядних кодів лічильника. Головний недолік прототипу в тому, що його спосіб формування кожного синхроімпульсу потребує переключення відповідного тригерного каскаду. Це призводить до значних енерговитрат при розподілянні великого числа синхроімпульсів, враховуючи, що домінуючі тепер МОН елементи мікроелектроніки майже повністю споживають енергію живлення тільки під час переключень. Недоліком прототипу є також громіздка схема захисту багаторозрядних кодів лічильника Джонсона. Задача винаходу - зменшення енерговитрат розподілення синхроімпульсів та спрощення захисту від збоїв. Вказана задача вирішується завдяки способу двопотокового формування синхроімпульсів для кожного переключення стану лічильника, коли дешифрують один синхроімпульс вфазі динаміки переключення, другий синхроімпульс дешифрують в наступній фазі статики, при цьому функції лічильника виконує n-фазний m-каскадний багатостабільний тригер. Для запропонованого способу необхідні числа n>1 та m>3 непарними, причому число m повинно бути кратним числу n. Кожен каскад тригера містить схему І-АБО-НІ з двома схемами ІАБО. Перша І-АБО кожного і-го каскаду з'єднана одним входом з виходом НІ і-1 каскаду, другим входом з виходом НІ і+1 каскаду. Друга схема І-АБО одним входом з'єднана з виходом НІ і-1 каскаду, другим входом з'єднана з окремою шиною фази J синхронізації. Через перші схеми ІАБО каскадів формується та запам'ятовується початковий кільцевий код тригера з непарним числом каскадів класу 101010101, в якому тільки одна пара одиниць існує для суміжних каскадів, в решті пар представлені 0 та 1. Через другі схеми I-АБО змінюють синхронізовано положення чергової пари суміжних "одиниць" на наступне в коді тригера. На Фіг. 1 приведена схема запропонованого пристрою на дев'ятикаскадному тригері з трьохфазною синхронізацією. Пристрій містить каскади 1, 2, 3, 4, 5, 6, 7, 8, 9, кожний на схемі ІАБО-НІ, в якій з'єднання АБО-НІ представлене цифрою 11, а схема І представлена цифрою 12. На Фіг 1 представлені зв'язки трьох шин синхронізації Т1, Т2, Т3, представлені дев'ять тривходових дешифраторів потоку динаміки, відмічені цифрами 13, 15, 17, 19, 21, 23, 25, 27, 29. Дев'ять дешифраторів потоку статики відмічені цифрами 14, 16, 18, 20, 22, 24, 26, 28, 30. 1 UA 105023 C2 5 10 15 20 25 30 35 40 45 50 55 60 Цифрою 10 відмічений каскад І-АБО-НІ для початкової установки коду тригера та його корекції при збоях. Пристрій функціонує наступним чином. Початковий код 101010101 встановлюють підключенням на вхід ВСТ "одиниці", при якій логічними зв'язками встановлюються всі "одиниці" коду. Переключенням входу ВСТ в стан "нуля" розпочинають синхронізовану послідовність розподілення вісімнадцяти синхросигналів на виходах вказаних дев'яти дешифраторів динаміки та дев'яти дешифраторів статики. Спочатку формується синхросигнал динаміки на виході дешифратора 13 при переключенні каскадів 1 та 2 під час фази Т1, потім синхросигнал статики на виході дешифратора 14 без переключень каскадів час фази синхронізації Т2. Під час наступної фази ТЗ формується синхросигнал динаміки з дешифратора 15 з переключенням каскадів 3 та 4. Потім під час фази Т1 формується синхросигнал статики на виході дешифратора 16. Аналогічно формується решта вказаних 14 синхросигналів цього пристрою. Працездатність запропонованого пристрою на дев'ятьох каскадах трифазного тригера ілюструє фігура 2, одержана після комп'ютерного моделювання на САПР компанії Xilinx. На фігурі 2 представлена часова послідовність сигналів трифазної синхронізації та всіх дев’яти потактових переключень пар суміжних каскадів з всіма 18 системними синхроімпульсам повного циклу на виходах дешифраторів дев'ятикаскадного пристрою на фігурі 1. Додатково введена та вказана на фігурі 1 схема І-АБО-НІ під цифрою 10, яка виконує функції захисту коду тригера від збоїв завдяки тому, що забезпечує в багатобітовому коді тригера тільки одну пару суміжних "одиниць". Вибраний код тригера потребує при збоях тільки захисту від появи додаткових пар суміжних "одиниць". Введена проста схема І-АБО-НІ оперативно встановлює робочий код 101010101 після, наприклад, виникнення забороненого коду 101101101 з трьома парами суміжних "одиниць". Таким чином в коді пристрою проста додаткова схема без втрати швидкодії надійно захищає ексклюзивність однієї пари суміжних "11", необхідну для двопотокового формування системних синхроімпульсів пристроєм. Розглянуті переваги запропонованого винаходу відносно енергозбереження, захисту від збоїв найбільшу віддачу забезпечать при збільшенні чисел розподілення синхроімпульсів для багатьох промислових реалізацій. Так при трифазній синхронізації вищенаведеними методами аналогічно реалізуються послідовності 18 синхроімпульсів на 9 каскадах, 30 синхроімпульсів на 15 каскадах, 42 синхроімпульсів на 21 каскаді 54 синхроімпульсів на 27 каскадах 66 синхроімпульсів на 33 каскадах 78 синхроімпульсів на 39 каскадах з можливим регулярним подальшим збільшенням числа каскадів і синхроімпульсів. Тобто користувач може без обмежень нарощувати дискретно по 6 каскадів об'єм енергозберігаючих пристроїв, захищених від збоїв. При збільшенні непарного числа фаз синхронізації відповідно необхідно збільшувати дискретне число каскадів для нарощування загального числа каскадів пристрою, наприклад для п'ятифазної синхронізації дискретною добавкою стануть 10 каскадівНа даний час найбільш конкурентоздатними запропоновані енергозберігаючі пристрої видаються при трифазній синхронізації. ФОРМУЛА ВИНАХОДУ 1. Спосіб розподілення синхроімпульсів, що включає синхронізовані переключення станів каскадів лічильника на кільцевому регістрі та дешифрацію цих станів, який відрізняється тим, що при m каскадах та n фазах синхронізації лічильника формують потік m системних синхроімпульсів від дешифрації станів динаміки переключень каскадів та додатково вводять потік m системних синхроімпульсів від дешифрації станів статики лічильника, при цьому програмують кількість каскадів m>3 та кількість фаз n>1 синхронізації непарними з кратністю числа m числу n, причому в фазі J переключають чергову пару і та і+1 суміжних каскадів з дешифрацією синхроімпульсу в потік динаміки від виходів і-1 та і+2 каскадів, а в наступній фазі J+1 дешифрують синхроімпульс в потік статики від виходів і+1 та і+2 каскадів, таким чином кожне однотактне переключення пари суміжних каскадів лічильника використовують для дешифрацій синхроімпульсу динаміки та статики з формуванням нової, єдиної для всіх m каскадів маркуючої пари суміжних "одиниць" в коді лічильника класу 010110101, причому через дешифрацію коду маркуючої пари захищають решту кодів лічильника від збоїв. 2. Пристрій для реалізації способу розподілення синхроімпульсів за п. 1, що включає кільцевий лічильник на регістровому багатостабільному тригері з дешифраторами при багатофазній синхронізації, який відрізняється тим, що кожен з m каскадів багатостабільного тригера містить логічну схему І-АБО-НІ з двома схемами І-АБО, причому перша I-АБО кожного і-го каскаду з'єднана одним входом з виходом НІ і-1 каскаду, другим входом з виходом НІ і+1 каскаду, а друга схема I-АБО одним входом з'єднана з виходом НІ і-1 каскаду, другим входом з'єднана з 2 UA 105023 C2 окремою шиною фази J синхронізації, при цьому пристрій містить до m пар синхронізованих дешифраторів з наступними зв'язками: три входи дешифратора стану динаміки підключені до виходів НІ і-1 та і+2 каскадів та до виходу шини фази J, а три входи суміжного дешифратора стану статики підключені до виходів і, і+1 каскадів та до виходу шини фази J+1. 3 UA 105023 C2 Комп’ютерна верстка А. Крулевський Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4