Запам’ятовуючий пристрій

Изобретение относится к автоматике и вычислительной технике и может быть использовано для хранения и считывания информации в системах внешней памяти, цифровом телевидении, системах технического зрения и факсимильной связи. Известно запоминающее устройство для точечного дисплея, содержащее блок координатной памяти, блок управления, счетчик по строке и блок сравнения, один из входов которого соединен с выходом счетчика по строке, тактовый вход которого соединен с одним из выходов блока управления, второй и третий выходы которого соединены соответственно с первым адресным и вторым управляющим входами блока координатной памяти, выход которого соединен со вторым входом блока сравнения, выход которого является информационным выходом устройства (Алиев Т.М., Вигдоров Д.И., Кривошеев В.П. Системы отображения информации. - М.: Высш. шк., 1988. - С.150 - 151, рис.6.29). Это устройство хранит и считывает информацию, закодированную координатным методом. Недостатком данного устройства является избыточная емкость памяти, поскольку для него характерна пропорциональная зависимость между сложностью изображения и объемом аппаратурных затрат. Наиболее близким к заявляемому и принятым за прототип является запоминающее устройство, состоящее из блока векторной памяти, в котором содержатся последовательности логических нулей и единиц (векторы), блока адресации, выполненного на регистрах адреса, блока усилителей считывания, блока усилителей записи, информационного регистра и блока управления, первый - пятый выходы которого соответственно соединены с первым управляющим входом блока усилителей записи, первым и вторым управляющими входами информационного регистра, первым управляющим входом блока усилителей считывания, первым управляющим входом блока адресации, выход которого соединен с адресным входом блока векторной памяти, выход которого соединен со вторым информационным входом блока усилителей считывания, выход которого соединен с третьим информационным входом информационного регистра, выход которого соединен с информационной шиной и вторым информационным входом блока усилителей записи, выход которого соединен со вторым информационным входом блока векторной памяти, вход блока адресации соединен с шиной адресации, а вход блока управления - с шиной управления (Каган Б.М. Электронные вычислительные машины и системы. - М.: Энергоатомиздат, 1991. - С.104, 105, рис.4.2). Это устройство хранит и считывает информацию, закодированную векторным методом. Недостатком указанного устройства является избыточность емкости векторной памяти, обусловленная неэффективным кодированием хранимых в ней двоичных векторов и неспособностью устройства различать и выводить векторы, преобразованные через координаты нулей или единиц. Задачей изобретения является создание запоминающего устройства, предназначенного для хранения и считывания информации, закодированной как координатным, так и векторным методами, что достигается путем включения в структуру устройства блока координатной памяти, введения дополнительной адресации памяти признаком метода кодирования и использования признака закодированного уровня координат, в результате чего общая емкость памяти устройства, необходимая для хранения двоичной последовательности уменьшается. Поставленная задача решается тем, что в запоминающем устройстве, содержащем блок векторной памяти, блок управления и блок адресации, согласно изобретению, блок адресации выполнен на счетчиках младшего и старшего адреса и дополнительно введены блок координатной памяти, блок выбора кода вектора, блок признака координат, блок сравнения, элемент суммы по модулю два, элемент НЕ, два буферных элемента, счетчик векторов, счетчик текущей координаты и счетчик массивов координат, выход которого соединен со входом блока признака координат, выход которого соединен с первым входом элемента суммы по модулю два, выход которого соединен с первым входом первого буферного элемента, второй вход которого соединен со входом элемента НЕ, первым управляющим входом счетчика векторов и выходом блока выбора кода вектора, вход которого соединен с первым выходом счетчика старшего адреса, второй выход которого соединен с первым управляющим входом счетчика текущей координаты, выход которого соединен с первым адресным входом блока координатной памяти, выход которого соединен с первым входом блока сравнения, выход которого соединен со вторым тактовым входом счетчика текущей координаты и вторым входом элемента суммы по модулю два, второй вход блока сравнения соединен с первым выходом счетчика младшего адреса и первым адресным входом блока векторной памяти, второй адресный вход которого соединен с выходом счетчика векторов, второй тактовый вход которого соединен с первым тактовым входом счетчика массивов координат и первым выходом блока управления, второй выход которого соединен с тактовым входом счетчика младшего адреса, второй выход которого соединен с тактовым входом счетчика старшего адреса и первым входом блока управления, третий выход которого соединен со вторым управляющим входом блока координатной памяти и третьим управляющим входом блока векторной памяти, выход которого соединен с первым входом второго буферного элемента, второй вход которого соединен с третьим управляющим входом счетчика текущей координаты, вторым управляющим входом счетчика массивов координат и выходом элемента НЕ, выход второго буферного элемента соединен с выходом первого буферного элемента и является информационным выходом устройства, входом обращения к которому является второй вход блока управления. Опишем используемый подход к рациональному кодированию двоичных последовательностей. Двоичный вектор можно преобразовать в последовательность, состоящую из координат нулей или единиц, т.е. произвести координатное кодирование. Для этого каждому разряду вектора присваивают двоичный номер и передают или хранят координаты только единичных или нулевых разрядов. В этом случае, например, двоичный вектор 10001010 соответствует последовательности координат, единичных разрядов 046, или в двоичном представлении 000100110. Векторный и координатный методы кодирования требуют для своей реализации различное количество информации, что в свою очередь определяет емкость используемой памяти. Двоичная n-разрядная последовательность, полученная методом векторного кодирования, необходимой для реализации выбранного метода. Точки и пересечения кривых 1 и 2 (фиг.1) определяют границы эффективности применения каждого из методов. При этом для точки истинно равенство Откуда следует, что Для границы в точке равенство имеет вид может содержать логических единиц, а общее число формируемых векторов составляет Очевидно, что число бит информации требуемое для хранения или передачи одного вектора равно а число бит информации требуемое для получения последовательности координат - число логических единиц или нулей. Так как число возможных векторов с логическими единицами (нулями равно сочетанию Откуда следует, что Анализ графических зависимостей и показывает, что с целью уменьшения избыточности векторный метод кодирования нужно применять при условии где а координатный - при условии то минимальное количество информации требуемое для хранения или передачи векторов с заданным числом Очевидно, что величина избыточной информации в этом случае для векторного метода составляет а для координатного метода Величины коэффициентов избыточности для векторного метода и координатного метода соответственно равны: В устройство постоянной памяти записываются комбинации, для которых заранее известно распределение логических "0" и "1". Емкость памяти равна числу бит двоичной последовательности, предназначенной для хранения. С целью уменьшения емкости постоянной памяти перед занесением в память предлагается разбить информационную разрядную последовательность на подмножества векторы При войдут так, чтобы и этом в каждое подмножество-вектор соответственно логических единиц, где В результате каждый вектор последовательности можно рассматривать как отдельное самостоятельное сообщение и для каждого из них применить приведенные выше условия (12) и (13). Для сравнительного анализа методов кодирования сообщений на фиг.1 в одной системе координат построены график 1 зависимости и график 2 зависимости от величины при При этом следует учесть, что для уменьшения избыточности координатного метода при значениях необходимо вместо чисел брать числа В этом случае сообщение кодируется координатами логических нулей. Очевидно, что подход к рациональному кодированию сообщения включает процедуру выбора метода кодирования. Критерием выбора является минимальный коэффициент избыточности для заданного числа соответствующий меньшей емкости памяти, Если число вектора удовлетворяет условию (12), то изображение вектора остается без изменений и значения его разрядов равны значениям соответствующих разрядов исходной информационной последовательности, При выполнении условия (13) вектор преобразуется через координаты логических единиц или нулей. Среди векторов последовательности во многих случаях найдется хотя бы один вектор закодировать который было бы рационально координатным методом, что означает в соответствии с неравенством (13) Требуемое в этом случае количество информации определяется выражением Принимая во внимание выражения (14) и (15) очевидно, что Откуда следует, что и где - емкость памяти, требуемая для хранения последовательности после ее разбиения на векторы и их раздельного кодирования согласно условиям (12) и (13). Таким образом, можно сделать вывод, что для хранения информационной кодовой последовательности целесообразно разбивать ее на отдельные векторы, определять число логических нулей или единиц в этих векторах и в зависимости от этого числа использовать для каждого из них векторный или координатный метод кодирования. Граница эффективности применения предлагаемого подхода определяется выражением где - число бит, равное числу векторовподмножеств, на которые разбивается исходная двоичная последовательность; - число бит, равное числу векторов, закодированных координатным методом. Предлагаемый подход позволяет существенно уменьшить емкость памяти для двоичных последовательностей с выраженным неравномерным распределением логических нулей и единиц. Кодирование большего числа векторов, составляющих такую последовательность, производится координатным методом. Таким образом, коды векторов, полученные векторным методом, заносят в блок векторной памяти, а полученные координатным методом - в блок координатной памяти. При этом организуют отдельные блоки, формирующие признак метода кодирования и признак закодированного уровня. В предлагаемом запоминающем устройстве, структура которого помимо блока векторной памяти содержит и блок координатной памяти, организовывается дополнительная адресация признаком метода кодирования. В зависимости от значения признака адресуется и подключается к выходу устройства или блок векторной или блок координатной памяти. Вывод двоичной последовательности осуществляется повекторно. При выводе вектора из блока векторной памяти его вид остается без изменений. В процессе вывода вектора из блока координатной памяти его координаты последовательно сравниваются блоком сравнения с текущим значением развертывающего счетчика. В качестве такого счетчика используется счетчик младшего адреса. При этом значение бита, выводимого на выход запоминающего устройства, определяется элементом суммы по модулю два и зависит от результата сравнения и признака закодированного уровня. Таким образом, предлагаемое запоминающее устройство, во-первых, различает векторы двоичной последовательности, закодированные разными - векторным и координатным методами: во-вторых, определяет закодированный уровень координат векторов, преобразованных координатным методом, и в-третьих, преобразует к исходному виду вектор координат при его считывании, вследствие чего достигается в устройстве уменьшение общей емкости памяти. На фиг.1 изображены графики зависимостей коэффициента избыточности от числа логических единиц для векторного и координатного методов кодирования; на фиг.2 - структурная схема запоминающего устройства; на фиг.3 - пример построения блока управления; на фиг.4 временные диаграммы работы блока управления. Запоминающее устройство состоит из счетчика 1 младшего адреса и счетчика 2 старшего адреса, образующих блок адресации, блок 3 управления, блока 4 выбора вектора, элемента 5 НЕ, счетчика 6 векторов, счетчика 7 массивов координат, счетчика 8 текущей координаты, блока 9 векторной памяти, блока 10 признака координат, блока 11 координатной памяти, первого 12 и второго 13 буферных элементов, элемента 14 суммы по модулю два, и блока 15 сравнения. Блок 3 управления состоит из генератора 16 тактовых импульсов, первого 17 и второго 18 элементов задержки. Выход счетчика 7 массивов координат соединен с входом блока 10 признака координат, выход которого соединен с первым входом элемента 14 суммы по модулю два, выход которого соединен с первым входом первого буферного элемента 12, второй вход которого соединен со входом элемента НЕ 5, первым управляющим входом счетчика 6 векторов и выходом блока 4 выбора кода вектора, вход которого соединен с первым выходом счетчика 2 старшего адреса, второй выход которого соединен с первым управляющим входом счетчика 8 текущей координаты, выход которого соединен с первым адресным входом блока 11 координатной памяти, информационный выход которого соединен с первым входом блока 15 сравнения, выход которого соединен со вторым тактовым входом счетчика 8 текущей координаты и вторым входом элемента 14 суммы по модулю два, второй вход блока 15 сравнения соединен с первым выходом счетчика 1 младшего адреса и первым адресным входом блока 9 векторной памяти, второй адресный вход которого соединен с выходом счетчика 6 векторов, второй тактовый вход которого соединен с первым тактовым входом счетчика 7 массивов координат и первым выходом блока 3 управления, второй выход которого соединен с тактовым входом счетчика 1 младшего адреса, второй выход которого соединен с тактовым входом счетчика 2 старшего адреса и первым входом блока 3 управления, третий выход которого соединен со вторым управляющим входом блока 11 координатной памяти и третьим управляющим входом блока 9 векторной памяти, выход которого соединен с первым входом второго буферного элемента 13, второй вход которого соединен с третьим управляющим входом счетчика 8 текущей координаты, вторым управляющим входом счетчика 7 массивов координат и выходом элемента НЕ 5, выход первого буферного элемента 12 соединен с выходом второго буферного элемента 13 и является информационным выходом устройства, входом обращения к которому является второй вход блока 3 управления. Первый вход блока 3 управления является входом первого элемента 17 задержки, выход которого является первым выходом блока 3 управления, вторым выходом которого является выход генератора 16 тактовых импульсов и вход второго элемента 18 задержки, выход которого является третьим выходом блока 3 управления, вторым входом которого является вход обращения к запоминающему устройству. Устройство работает следующим образом. По сигналу обращения к устройству блок 3 управления начинает генерировать последовательность тактовых импульсов, которая запускает счетчики,1 младшего адреса и 2 старшего адреса. Счетчик 1 младшего адреса формирует двоичный номер выводимого текущего разряда вектора, а счетчик 2 старшего адреса двоичный номер самого вектора. Согласно номеру вектора блок 4 выбора кода вектора выставляет признак метода кодирования (логический "0" или "1"). В зависимости от уровня признака код вектора последовательно выбирается или из блока 9 векторной памяти или из блока 11 координатной памяти. При подключении блока 9 векторной памяти сигнал из блока выбора кода вектора 4 разблокирует по синхровходу счетчик 6 векторов и запирает первый буферный элемент 12, а через элемент 5 НЕ открывает второй буферный элемент 13, блокирует счетчик 7 массивов координат и счетчик 8 текущей координаты. Через время задержки по сигналу изменения адреса, поступающему из блока 3 управления, счетчик 6 векторов изменяет свое состояние и выставляет адрес выбираемого вектора. Счетчик 6 векторов, количество состояний которого равно числу векторов, закодированных векторным методом, и счетчик 1 младшего адреса организуют адресацию блока 9 векторной памяти. По сигналам разрешения в соответствии с адресами счетчика 1 младшего адреса и счетчика 6 векторов на выходе блока 9 векторной памяти появляется последовательность нулей и единиц, которая через открытый второй буферный элемент 13 выводится на информационный выход устройства. При подключении блока 11 координатной памяти сигналом уже другого уровня из блока 4 выбора кода вектора, наоборот, блокируется счетчик 6 векторов и открывается первый буферный элемент 12. И тем же сигналом, но уже через элемент 5 НЕ, разблокируются по синхровходу счетчик 7 массивов координат и счетчик 8 текущей координаты и запирается второй буферный элемент 13. При этом по сигналу изменения адреса изменяет свое состояние уже счетчик 7 массивов координат. Счетчик 7 массивов координат формирует двоичный номер вектора, закодированного координатным методом. В соответствии с номером вектора блок 10 признака координат вырабатывает признак закодированного уровня выбираемого вектора. Адресацию блока 11 координатной памяти осуществляет счетчик 8 текущей координаты, емкость которого равна общему числу координат. По сигналу разрешения согласно адресу счетчика 8 текущей координаты на выходе блока 11 координатной памяти появляется координата, которая сравнивается блоком 15 сравнения с номером текущего выводимого разряда счетчика 1 младшего адреса. Значение бита, выводимого на выход через открытый первый буферный элемент 12, зависит от результата сравнения и значения признака уровня. Эта зависимость соответствует функции, реализуемой элементом 14 суммы по модулю два. В случае совпадения номеров блок 15 сравнения добавляет единицу в счетчик 8 текущей координаты, который выбирает следующую координату вектора из блока 11 координатной памяти. При несовпадении номеров счетчик 8 текущей координаты сохраняет свое предыдущее состояние. Сигнал изменения адреса из блока 3 управления поступает с задержкой, которая учитывает время переходных процессов, происходящих в блоке 4 выбора кода вектора, элементе 5 НЕ и счетчике 2 старшего адреса. Сигнал разрешения из блока 3 управления синхронизирует вывод последовательности и исключает переходные процессы в счетчике 7 массивов координат, счетчике 6 векторов и блоке 10 признака координат. Связи, учитывающие задержку распространения сигналов в остальных блоках, являются второстепенными и на структурной схеме не приведены. По окончанию развертки вектора счетчик 1 младшего адреса устанавливается в исходное состояние. По окончанию развертки всей двоичной последовательности вместе со счетчиком 1 младшего адреса в исходное состояние устанавливаются счетчик 2 старшего адреса, счетчик 6 векторов, счетчик 7 массивов координат и счетчик 8 текущей координаты. Реализация блока 4 выбора кода вектора и блока 10 признака координат зависит соответственно от числа разбиений двоичной последовательности и числа векторов, закодированных координатным методом. При небольших числах векторов, составляющих последовательность, и векторов, записанных через координаты, данные блоки можно реализовать на мультиплексорах К155КП5, на коммутируемые входы которых заводят соответственно значениям признаков логические единицы или нули (Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. С.146 - 147, рис.1.104). В качестве счетчика 6 векторов, счетчика 7 массивов координат и счетчика 8 текущей координаты можно использовать счетчики, К155ИЕ7, допускающие блокировку счета подачей на один из синхровходов сигнала низкого уровня (Шило В.Л. Популярные цифровые микросхемы. М.: Радио и связь, 1987. - С.90-93, рис.1.67). Блок 9 векторной памяти и блок 11 координатной памяти реализуются на больших интегральных схемах памяти, например, на К556РТ4 или К505РР4 (Хвощ С.Т., Варлинский Н.Н., Попов Е.А. Микропроцессоры и микроЭВМ в системах автоматического управления. - Л.: Машиностроение, 1987. - С.461 - 463, рис.14.8з., рис.14.11а). Для построения блока 15 сравнения можно применить схемы цифровых компараторов а в качестве буферных элементов 12 и 13 использовать микросхему с тремя выходными состояниями (Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. С.29 - 30, рис.1.14, с.183 - 184, рис.1.134). Один из вариантов построения блока 3 управления и временные диаграммы его работы приведены на фиг.3 и 4, где изображены: на графике "а" - сигнал обращения к запоминающему устройству: на графике "б" - тактовая последовательность, вырабатываемая генератором 16 тактовых импульсов; на графике "в" - сигналы разрешения, следующие с задержкой относительно тактовых импульсов; на графике "г" - сигнал переноса из счетчика 1 младшего адреса в счетчик 2 старшего адреса; на графике "д" - сигнал изменения адреса, следующего с задержкой относительно сигнала переноса. В качестве элементов задержки 17 и 18 можно использовать ждущие мультивибраторы микросхемы (Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987. С.187 - 191, рис.1.138).