Двотактний симетричний підсилювач струму

Реферат: Двотактний симетричний підсилювач струму містить вхідну та вихідну шини, шину додатного та від'ємного живлення, транзистори та джерело струму. У нього введено шину нульового потенціалу. UA 68720 U (54) ДВОТАКТНИЙ СИМЕТРИЧНИЙ ПІДСИЛЮВАЧ СТРУМУ UA 68720 U UA 68720 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомий підсилювач постійного струму (А.с. №1548841, H03F3/25, 1989 р.), який містить перший і другий транзистори, які мають різну структуру. Емітери першого і другого транзисторів з'єднано, а точка з'єднання є входом підсилювача постійного струму. Третій і четвертий транзистори мають структуру відповідно другого і першого транзисторів, їх колектори є виходами підсилювача постійного струму, а бази третього і четвертого транзисторів з'єднано з колекторами першого і другого транзисторів відповідно. Бази першого і другого транзисторів з'єднано з шиною нульового потенціалу через перший і другий транзистори відповідно у діодному включенні та перше і друге джерела струмів, які включено між шинами додатного та від'ємного живлення та базами першого і другого транзисторів відповідно. Перший та другий транзистори з діодному включенні мають структуру відповідно до першого і другого транзисторів відповідно. Перший та другий струмозадавальні елементи виконано відповідно на першому і другому відбивачах струму та п'ятому і шостому транзисторах, які мають структуру відповідно до третього і четвертого транзисторів. Бази п'ятого і шостого транзисторів є виходами відповідно першого і другого струмозадавального елементів, їх колектори з'єднано з шиною нульового потенціалу, а емітери - з виходами відповідно першого і другого відбивачів струму. Входи відбивачів струму з'єднано через двополюсний струмозадавальний елемент. Колектори третього і четвертого транзисторів з'єднано через коло зміщення. Коло зміщення виконано на третьому і четвертому транзисторах в діодному включенні. Виводи кола зміщення підключено до баз сьомого і восьмого транзисторів, які ввімкнено по схемі із загальним колектором. Емітери сьомого і восьмого транзисторів з'єднано, вони є виходом підсилювача. Недоліком пристрою є низький коефіцієнт підсилення та низька швидкодія. За найближчий аналог вибрано двотактний симетричний підсилювач струму (Multistage Current Feedback Amplifier 5,742,154 Apr. 21, 1998), який містить одне джерело струму, шини додатного і від'ємного живлення, першу і другу вхідну шини, вихідну шину, шістнадцять транзисторів, причому першу вхідну шину з'єднано з точкою об'єднання емітерів першого та другого транзисторів, колектори та бази першого і другого транзисторів об'єднано та з'єднано з базами третього та четвертого транзисторів, а також з базами п'ятого та шостого транзисторів, а також з колекторами чотирнадцятого та шістнадцятого транзисторів, емітери п'ятого та шостого транзисторів об'єднано між собою, бази чотирнадцятого та шістнадцятого транзисторів з'єднано з базами та колекторами тринадцятого та п'ятнадцятого транзисторів, а також з першим та другим виводом джерела струму, колектори п'ятого та шостого транзисторів з'єднано з базами та колекторами сьомого та дев'ятого транзисторів, а також з базами восьмого та десятого транзисторів, колектори третього та четвертого транзисторів з'єднано з колекторами восьмого та десятого транзисторів, а також з базами одинадцятого та дванадцятого транзисторів, колектори одинадцятого та дванадцятого транзисторів об'єднано та з'єднано з вихідною шиною, емітери тринадцятого, сьомого, восьмого та одинадцятого транзисторів з'єднано з шиною додатного живлення, емітери п'ятнадцятого, дев'ятого, десятого та дванадцятого транзисторів з'єднано з шиною від'ємного живлення, об'єднання емітерів третього та четвертого емітерів з'єднано з другою вхідною шиною. Недоліком найближчого аналога є низький коефіцієнт підсилення, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу створення двотактного симетричного підсилювача струму, в якому за рахунок введення нових елементів та зв'язків між ними збільшується коефіцієнт підсилення, це розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо. Поставлена задача вирішується тим, що у двотактний симетричний підсилювач струму, який містить вхідну та вихідну шини, шину додатного та від'ємного живлення, шістнадцять транзисторів та джерело струму, причому бази сьомого і восьмого, дев'ятого і десятого, тринадцятого і чотирнадцятого та п'ятнадцятого і шістнадцятого транзисторів з'єднано між собою, колектори сьомого і дев'ятого транзисторів з'єднано з об'єднаними базами сьомого і восьмого та дев'ятого і десятого транзисторів відповідно, колектори одинадцятого і дванадцятого транзисторів з'єднано між собою та об'єднано з вихідною шиною, а також емітери першого і другого транзисторів з'єднано між собою та об'єднано з вхідною шиною, а емітери третього і четвертого транзисторів з'єднано між собою, введено шість транзисторів, друге джерело струму та шину нульового потенціалу, причому бази п'ятого і шостого транзисторів з'єднано між собою та об'єднано з шиною нульового потенціалу, бази першого та другого транзисторів з'єднані з емітерами п'ятого та шостого транзисторів і першими виводами першого та другого джерел струму відповідно, колектори сімнадцятого і першого та колектори 1 UA 68720 U 5 10 15 20 25 30 35 40 45 50 55 60 вісімнадцятого і другого транзисторів з'єднано між собою та об'єднано з базами дев'ятнадцятого і двадцять другого транзисторів відповідно, колектор сьомого транзистора з'єднано з емітером сімнадцятого транзистора і об'єднаними базами сьомого та восьмого транзисторів, а також колектор дев'ятого транзистора з'єднано з емітером вісімнадцятого транзистора і об'єднаними базами дев'ятого і десятого транзисторів, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з об'єднаними колекторами восьмого і третього та четвертого і десятого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з об'єднаними колектором дев'ятнадцятого і емітером двадцятого транзисторів та емітером двадцять першого і колектором двадцять другого транзисторів відповідно, бази двадцятого і двадцять першого транзисторів з'єднано між собою та об'єднано з шиною нульового потенціалу, бази одинадцятого і дванадцятого транзисторів з'єднано з об'єднаними колектором тринадцятого і емітером дев'ятнадцятого транзисторів та емітером двадцять другого і колектором п'ятнадцятого транзисторів відповідно, об'єднані колектор чотирнадцятого і емітер одинадцятого транзисторів з'єднано з об'єднаними колекторами двадцять третього і двадцять першого транзисторів та з об'єднаними базами тринадцятого, двадцять третього і чотирнадцятого транзисторів, а також об'єднані емітер дванадцятого і колектор шістнадцятого транзисторів з'єднано з об'єднаними колекторами двадцятого і двадцять четвертого транзисторів та об'єднаними базами п'ятнадцятого, двадцять четвертого і шістнадцятого транзисторів, колектори шостого та п'ятого транзисторів, другі виводи першого та другого джерел струму, емітери двадцять третього та двадцять четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно. На кресленні представлено принципову схему двотактного симетричного підсилювача постійного струму. Пристрій містить вхідну шину 6, з'єднану з об'єднаними емітерами першого 9 і другого 10 транзисторів, шину додатного живлення 29, яку з'єднано з емітерами чотирнадцятого 25, двадцять третього 23, тринадцятого 17, восьмого 13, сьомого 7 транзисторів, колектором шостого 4 транзистора та другим виводом першого джерела струму 1, шину від'ємного живлення 31, яку з'єднано з емітерами шістнадцятого 28, двадцять четвертого 24, п'ятнадцятого 22, десятого 16, дев'ятого 12 транзисторів, колектором п'ятого 2 транзистора та другим виводом другого джерела струму 5, вихідну шину 30, яку з'єднано з об'єднаними колекторами одинадцятого 26 і дванадцятого 27 транзисторів, шину нульового потенціалу 3, яку з'єднано з об'єднаними базами п'ятого 2 і шостого 4 транзисторів та базами двадцятого 19 і двадцять першого 20 транзисторів, бази першого 9 та другого 10 транзисторів з'єднано з об'єднаними першим виводом першого джерела струму 1 і емітером п'ятого транзистора 2 та першим виводом другого джерела струму 5 і емітером шостого 4 транзистора відповідно, об'єднані бази сьомого 7 і восьмого 13 транзисторів з'єднано з об'єднаними колектором сьомого 7 і емітером сімнадцятого 8 транзисторів, базу сімнадцятого 8 транзистора з'єднано з об'єднаними колекторами восьмого 13 і третього 14 транзисторів, бази дев'ятого 12 і десятого 16 транзисторів з'єднано з об'єднаними емітером вісімнадцятого 11 і дев'ятого 12 транзисторів, базу вісімнадцятого 11 транзистора з'єднано з об'єднаними колекторами четвертого 15 і десятого 16 транзисторів, базу дев'ятнадцятого 18 транзистора з'єднано з об'єднаними колекторами сімнадцятого 8 і першого 9 транзисторів, базу двадцять другого 21 транзистора з'єднано з об'єднаними колекторами другого 10 і вісімнадцятого 11 транзисторів, емітери третього 14 і четвертого 15 транзисторів з'єднані між собою, базу третього 14 транзистора з'єднано з об'єднаними колектором дев'ятнадцятого 18 і емітером двадцятого 19 транзисторів, базу четвертого 15 транзистора з'єднано з об'єднаними емітером двадцять першого 20 і колектором двадцять другого 21 транзисторів, база одинадцятого 26 транзистора з'єднано з об'єднаними колектором тринадцятого 17 І емітером дев'ятнадцятого 18 транзисторів, базу дванадцятого 27 транзистора з'єднано з об'єднаними емітером двадцять другого 21 і колектором п'ятнадцятого 22 транзисторів, колектор двадцять першого 19 транзистора з'єднано з об'єднаними базами тринадцятого 17, двадцять третього 23 і чотирнадцятого 25 транзисторів, колектором двадцять третього 23 транзистора та об'єднаними колектором чотирнадцятого 25 і емітером одинадцятого 26 транзисторів, колектор двадцятого 19 транзистора з'єднано з об'єднаними базами п'ятнадцятого 22, двадцять четвертого 24 і шістнадцятого 28 транзисторів, колектором двадцять четвертого 24 транзистора та об'єднаними емітером дванадцятого 27 і шістнадцятого 28 транзисторів. Пристрій працює таким чином. Вхідний сигнал у вигляді струму надходить на вхідну шину 6. Якщо вхідний струм втікає у схему, то другий 10 транзистор трохи відкривається, а перший 9 транзистор привідкривається, відповідно двадцять другий 21 транзистор трохи відкривається, а дев'ятнадцятий 18 транзистор 2 UA 68720 U 5 10 15 20 25 трохи відкривається, відповідно дванадцятий 27 транзистор трохи відкривається, а одинадцятий 26 транзистор трохи закривається. Різниця струмів на колекторах дванадцятого 27 і одинадцятого 26 транзисторів надходить на вихід схеми. Якщо вхідний струм витікає зі схеми, то перший 9 транзистор трохи відкривається, а другий 10 транзистор трохи закривається, відповідно дев'ятнадцятий 18 транзистор трохи відкривається, а двадцять другий 21 транзистор трохи закривається, відповідно одинадцятий 26 транзистор при відкривається, а дванадцятий 27 транзистор трохи закривається. Різниця струмів на колекторах дванадцятого 27 і одинадцятого 26 транзисторів надходить на вихід схеми. Перше 1 і друге 5 джерела струму та п'ятий 2, шостий 4, перший 9, другий 10 транзистори утворюють схему задання напруги зміщення на вхідному каскаді. Дев'ятнадцятий 18 та двадцять другий 21 транзистори утворюють проміжний підсилювальний каскад. Перше 1 та друге 5 джерела струму задають емітерний струм для п'ятого 2 і шостого 4 транзисторів відповідно. Третій 14, четвертий 15, двадцятий 19 і двадцять перший 20 транзистори утворюють двонаправлений відбивач струму, який разом з відбивачами струму Вілсона, побудованими на сьомому 7, сімнадцятому 8, восьмому 13 транзисторах, а також вісімнадцятому 11, дев'ятому 12 та десятому 16 транзисторах, утворюють кола двоконтурного вибіркового зворотного зв'язку. Тринадцятий 17, двадцять третій 23, чотирнадцятий 25, одинадцятий 26 транзистори, а також п'ятнадцятий 22, двадцять четвертий 24, шістнадцятий 28, дванадцятий 27 транзистори утворюють відбивачі струму, що слугують для забезпечення високої навантажувальної здатності схеми. Шини додатного 29 і від'ємного 31 живлення, а також шина нульового потенціалу 3 забезпечують потрібний рівень напруги для живлення схеми. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 Двотактний симетричний підсилювач струму, що містить вхідну та вихідну шини, шину додатного та від'ємного живлення, шістнадцять транзисторів та джерело струму, причому бази сьомого і восьмого, дев'ятого і десятого, тринадцятого і чотирнадцятого та п'ятнадцятого і шістнадцятого транзисторів з'єднано між собою, колектори сьомого і дев'ятого транзисторів з'єднано з об'єднаними базами сьомого і восьмого та дев'ятого і десятого транзисторів відповідно, колектори одинадцятого і дванадцятого транзисторів з'єднано між собою та об'єднано з вихідною шиною, а також емітери першого і другого транзисторів з'єднано між собою та об'єднано з вхідною шиною, а емітери третього і четвертого транзисторів з'єднано між собою, який відрізняється тим, що у нього введено шість транзисторів, друге джерело струму та шину нульового потенціалу, причому бази п'ятого і шостого транзисторів з'єднано між собою та об'єднано з шиною нульового потенціалу, бази першого та другого транзисторів з'єднані з емітерами п'ятого та шостого транзисторів і першими виводами першого та другого джерел струму відповідно, колектори сімнадцятого і першого та колектори вісімнадцятого і другого транзисторів з'єднано між собою та об'єднано з базами дев'ятнадцятого і двадцять другого транзисторів відповідно, колектор сьомого транзистора з'єднано з емітером сімнадцятого транзистора і об'єднаними базами сьомого та восьмого транзисторів, а також колектор дев'ятого транзистора з'єднано з емітером вісімнадцятого транзистора і об'єднаними базами дев'ятого і десятого транзисторів, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з об'єднаними колекторами восьмого і третього та четвертого і десятого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з об'єднаними колектором дев'ятнадцятого і емітером двадцятого транзисторів та емітером двадцять першого і колектором двадцять другого транзисторів відповідно, бази двадцятого і двадцять першого транзисторів з'єднано між собою та об'єднано з шиною нульового потенціалу, бази одинадцятого і дванадцятого транзисторів з'єднано з об'єднаними колектором тринадцятого і емітером дев'ятнадцятого транзисторів та емітером двадцять другого і колектором п'ятнадцятого транзисторів відповідно, об'єднані колектор чотирнадцятого і емітер одинадцятого транзисторів з'єднано з об'єднаними колекторами двадцять третього і двадцять першого транзисторів та з об'єднаними базами тринадцятого, двадцять третього і чотирнадцятого транзисторів, а також об'єднані емітер дванадцятого і колектор шістнадцятого транзисторів з'єднано з об'єднаними колекторами двадцятого і двадцять четвертого транзисторів та об'єднаними базами п'ятнадцятого, двадцять четвертого і шістнадцятого транзисторів, колектори шостого та п'ятого транзисторів, другі 3 UA 68720 U виводи першого та другого джерел струму, емітери двадцять третього та двадцять четвертого транзисторів з'єднано із шинами додатного та від'ємного живлення відповідно. Комп’ютерна верстка В. Мацело Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4