Завантажити PDF файл.

Формула / Реферат

Устройство для синхронизации системы уп­равления m-фазного вентильного преобразовате­ля, содержащее формирователь импульсов, следующих с периодом сети, выход которого под­ключен к входу записи запоминающего регистра, выход которого подключен к одному входу сумма­тора, первый и второй счетчики импульсов, гене­ратор тактовых импульсов, выход которого подключен к входу делителя частоты и вычитаю­щему входу второго счетчика импульсов, вход за­писи которого соединен с выходом узла сдвига импульсов, отличающееся тем, что, с целью повы­шения точности синхронизации, оно снабжено двумя элементами И-НЕ, двумя RS-триггерами и распределителем импульсов, вход которого под­ключен к выходу узла сдвига импульсов, первый вход которого подключен к выходу второго счетчи­ка импульсов, а второй подключен к выходу фор­мирователя импульсов вместе с R-входом второго триггера и входом установки распределителя, m-й выход которого подключен к R-входу первого и S-входу второго триггеров, (m-1)-й выход - к S-входу первого триггера, а (m-2)-й выход - к входу установки первого счетчика импульсов, вычитаю­щий вход которого подключен к входу первого, а суммирующий вход к выходу второго элементов И-НЕ, первые входы которых подключены к выхо­дам первого и второго триггеров соответственно, а вторые входы - к выходу делителя частоты, причем выход первого счетчика подключен к другому вхо­ду сумматора, информационный выход которого подключен к входу запоминающего регистра, вы­ход которого подключен к информационному вхо­ду второго счетчика импульсов.

Текст

Изобретение относится к элект-ротехнике и может быть илспользовано в цифровых системах управления вентильными преобразователями» Целью изобретения является повышение точности синхронизации за счет компенсации внутренних задержек узлов схемы. Введение связей выхода запоминающего регистра 2 с вторым входом сумматора 3, выхода последнего с входом запоминающего регистра 2 позволяет корректировать число, соответствующее временному интервалv t.— -где к m ш Т с - период сети, a m - пульсность преобразователя, на величину, равную асимметрии выходных импульсов dT, устремляя последнюю к минимально возможному значению за счет компенсации влияния внутренних задержек устройства. 2 ил. СО to 00 [Fr 1 13471 2S 2 ки на такт, реализованные каждый на Изобретение относится к электроD-триггере с входами асинхронной устехнике и может быть использовано в тановки (не показаны), которые являцифровых системах управления вентильются входами узла 12, выходом кото- ' ными преобразователями, J рого является выход элемента ИЛИ. Целью изобретения является повышение точности синхронизации за счет Распределитель 13 импульсов реакомпенсации внутренних задержек узлизован, например, на последовательлов схемы. но соединенных счетчике и дешифраторе (не показаны), причем входом усНа фиг. 1 приведена функциональ10 тановки распределителя 13 является ная схема устройства; на фиг. 2 вход установки счетчика, входом расвременные диаграммы. пределителя - счетный вход счетчика, Устройство для синхронизации сиса выходами распределителя - выходы темы управления га-фазного вентильдешифратора, соединенного входами с ного преобразователя содержит форми15 выходами счетчика. рователь 1 импульсов, следующих с периодом сети, выход которого подПринцип работы устройства поясняключен к входу записи запоминающего ется диаграммами на фиг. 2, на которегистра 2, вход которого подключен рой обозначены: U c - напряжение одк информационному выходу, а выход ной из фаз сети, например фазы А; 20 U - выходные импульсы формирователя к первому входу сумматора 3, второй вход которого подключен к выходу перI импульсов; V1o - выходные импульсы вого счетчика 4, вычитающий вход когенератора тактовых импульсов; U 11 торого подключен к выходу первого 5, диаграмма состояний выхода счетчика а суммирующий вход - к выходу второII импульсов; U^, - импульсы на выхо25 го 6 элементов И-НЕ, первые входы де узла 12 сдвига импульсов; U 7 которых подключены к выходам первого выходные импульсы первого RS-тригге7 и второго 8 RS-триггеров соответстра 7; Uj- - выходные импульсы первого венно, а вторые - к выходу делителя элемента И-НЕ 11; U, - диаграмма сос9 частоты, вход которого подключен тояний выхода первого счетчика А имк выходу генератора 10 тактовых импульсов; U g - выходные импульсы втопульсов вместе с вычитающим входом рого триггера 8; и ь - выходные имвторого счетчика 11, информационный пульсы второго элемента И-НЕ 6. вход которого подключен к выходу реУстройство для синхронизации гистра 2, а вход записи - к выходу системы управления m-фазного венузла 12 сдвига импульсов, первый 35 тильного преобразователя работает вход которого подключен к выходу следующим образом. счетчика 11, а второй - к вых.оду форНа вход формирователя I импульсов мирователя 1 вместе с R-входом втопоступает отфильтрованное напряжение рого триггера 8 и входом установки распределителя 13, вход которого под- ^0 U c одной из фаз сети, например фазы А, Б моменты начала сЬормирования поключей к выходу узла 12, (т-2)-й ложительной полуволны напряжения на выход - к входу установки счетчика выходе формирователя 1 импульсов поА, (т-1)-й выход - S-входу триггера являются импульсы 1^ s следующие с 7, а га-й выход - к Н-входу триггера 7 и Е-входу триггера 8. 45 периодом Ї сети. При этом длительность импульсов U, равна периоду Т г импульсов U 1 0 генератора 10 тактовых Формирователь 1 импульсов выполимпульсов. В начале і-го периода Т ( няет функцию нуль-органа с укорачивасети импульс U^ поступает на второй нием длительности импульсов и предвход узла 12, где осуществляется заставляет собой, например, компаратор и одновибратор на D-триггере (не по- 50 держка на период Т . С выхода узла 12 импульс, задержанный на такт, показаны), причем входом формирователя ступает на вход распределителя 13 является инверсный вход компаратора, импульсов на период Т г . Импульсом а выходом - выход одновибратора, U1 с выхода формирователя І импульсоединенного входом с В Ы Х О Д О У компаратора» 55 сов распределитель 13 импульсов устанавливается в исходное состояние, Узел 12 сдвига импульсов может поэтому первый импульс Url, поступабыть выполнен, например, на двухвхоющий на вход распределителя 13 имдовом элементе ИЛИ, к входам которопульсов, проходит на его первый выго подключены выходы элементов задерж 1 347128 з ход. Одновременно с этим срезом импульса U f3 во второй счетчик 11 импульсов записывается число їїі м с выхода запоминающего регистра 2, полученное на предыдущем периоде Т ;_1 сети, равном Т = Г-1 т.Т. (1) 4 RS-триггер 7 обнуляется, а второй RS-триггер 8 формирует на своем выт ходе импульс Ь в , поступающий на первый вход второго элемента И-НЕ 6. 5 Таким образом, заканчивается временной интервал t m _ ( и начинается временной интервал t m . При этом импульсы с периодом m-T,- с выхода второго элемента И-НЕ 1fl 6 поступают на суммирующий вход первого счетчика 4 импульсов. В течение временного интервала t^ на вход первого счетчика 2 импульсов посту.- пает число импульсов, равное , Импульсы U1O- с выхода генератора 10 тактовых импульсов поступают на вычитающий вход второго счетчика 11 импульсов, уменьшая число N. на его выходе (фиг. 2, U ( 1 ). При равенстве нулю выходного кода второго счетчика 11 импульсов на его выходе заема по-і _ " HI " является импульс, поступающий на первый вход узла 12 импульсов. Второй импульс U поступает на второй Таким образом, к концу временновыход распределителя 13 импульсов. го интервала t m на выходе первого 20 Одновременно срезом этого импульса счетчика 4 (фиг, 2, U4)„импульсов U,2 осуществляется перезапись числа сформируется число, равное алгебраиN. с выхода запоминающего регистра ческой сумме чисел, соответствующих 2 во второй счетчик 11. Сформированвременным интервалам t m., и t m . ный временной интервал t K равен ин25 тервалу дискретности преобразователя (3) m (2) с учетом того, что t m =tт_.,± Отсюда Процесс циклически повторяется. 30 Фронтом импульса с (m-2)-ro выхода распределителя 13 импульсов первый счетчик 4 импульсов обнуляется. Фронтом с (m-l)-ro выхода распределителя 13 импульсов на выходе первого RS-триггера 7 устанавливается логи35 ческая единица, определяя начало временного интервала t^^. На вход делителя 9 частоты импульсов с коэффициентом деления ю поступают импульсы U 1 0 с выхода генератора 10 тактовых импульсов. С выхода делителя 9 частоты импульсы с периодом т Т г подаются на вторые входы элементов И-НЕ 5 и 6. Импульс U 7 с выхода первого RS-триггера 7 поступа- 45 ет на первый вход первого элемента И-НЕ 5, разрешая прохождение импульсов U. с периодом m T r на вычитающий вход первого счетчика 4 импульсов. На его выходе U. формируется отрица- 50 тельное число, представленное в дополнительном коде. К концу временного интервала t т_, число на выходе первого счетчика 4 импульсов равно -1. Фронтом импульса с m-го выхода распределителя 13 импульсов первый (4) Фронтом импульса Ц с выхода формирователя 1 импульсов, следующих с периодом сети, второй триггер 8 обну ляется, при этом импульсы Ufe прекращают поступать на суммирующий вход первого счетчика 4 импульсов. На 1-м периоде сети справедливо выражение, аналогичное выражению (і) Учитывая выражение (4) и равенство временных интервалов t K = t m . 1 s имеем AT=T,-T f . 1 =m-T r N.J^m-Vda. (5) Скорректированный код сети равен периода (6) На первый вход сумматора 3 поступает число rf1! с выхода первого счетчика 4 импульсов, а на второй вход число Ni_1 с выхода запоминающего регистра 2. Операция суммирования осу55 ществляется с учетом знака числа с/1!. Скорректированное число її записывается с выхода сумматора 3 в запоминающий регистр 2 срезом импульса U, с выхода формирователя 1 импульсов, 1347128 6 Ф о р м у л а и з о б р е т е н и я чем исключается запись переходных Устройство для синхронизации сиспроцессов с выхода первого счетчика темы управления ш-фазного вентильно4 импульсов. Запись числа N n с выхого преобразователя, содержащее формида запоминающего регистра 2 во второватель импульсов, следующих с перой счетчик 1 импульсов осуществляриодом сети, выход которого подклюется срезом импульса U , отстающего чен к входу записи запоминающего рена период Т г от импульса U . Этим гистра, выход которого подключен к обеспечивается запись достоверной одному входу сумматора, первый и информации. При этом в счетчик 11 10 второй счетчики импульсов, генераимпульсов записываются (n-l) младтор тактовых импульсов, выход котоших разрядов кода N,, а n-й разряд рого подключен к входу делителя чаявляется знаковым. Сумматор 3 и застоты и вычитающему входу второго поминающий регистр 2 имеют разрядсчетчика импульсов, вход записи котоность, равную п. Счетчик А импульсов рого соединен с выходом узла сдвига также выполняется п-разрядным, что импульсов, о т л и ч а ю щ е е с я необходимо в начале работы тем, что, с целью повышения точности устройства для записи числа N синхронизации, оно снабжено двумя в запоминающий регистр 2 и даэлементами И-НЕ, двумя RS-триггералее. 20 ми и распределителем импульсов, вход которого подключен к выходу узла Возможны 3 случая. сдвига импульсов, первый вход котороЧисло d4=0. При этом период сети го подключен к выходу второго счетчине изменяется и корректировка кода ка импульсоэ, а второй подключен к N ; , не производится. . 25 выходу формирователя импульсов вместе с R-входом второго триггера и входом Число 0*37 0, Период напряжения установки распределителя га-й выход сети'Т->їі_1 и скорректированное чискоторого подключен к R-входу перволо N , равно N ^ N ^ + dU (фиг, 2 ) . В . го и S-входу второго триггеров, блок фазосмещения системы управления (т-і)-й выход - к S-входу первого 30 m-фазного преобразователя (не покатриггера, а (т-2)-й выход - к входу зан) поступают импульсы с m выходов установки первого счетчика импульсов, распределителя 13 импульсов, а имвычитающий 0ход которого подключен к пульсы с (ш+1) выхода не использувходу первого, а суммирующий вход к ются. 35 выходу второго элементов И-НЕ, перЧисло с 2

Дивитися

Додаткова інформація

Назва патенту англійською

Device for synchronization of control system for m-phase valve inverter

Автори англійською

Bakhnov Leonid Yevhenovych, Zhemerov Heorhii Heorhiiovych, Koliandr Isaak Lvovych, Levitan Ihor Yosypovych, Petryk Yevhen Borysovych

Назва патенту російською

Устройство для синхронизации систем управления м-фазным вентильным преобразователем

Автори російською

Бахнов Леонид Евгеньевич, Жемеров Георгий Георгиевич, Коляндр Исаак Львович, Левитан Игорь Иосифович, Петрик Евгений Борисович

МПК / Мітки

МПК: H02M 1/08

Мітки: вентильним, систем, синхронізації, мфазним, управління, перетворювачем, обладнання

Код посилання

<a href="https://ua.patents.su/6-8581-obladnannya-do-sinkhronizaci-sistem-upravlinnya-mfaznim-ventilnim-peretvoryuvachem.html" target="_blank" rel="follow" title="База патентів України">Обладнання до синхронізації систем управління мфазним вентильним перетворювачем</a>

Подібні патенти