Пристрій для читання/запису інформації енергонезалежної комірки пам’яті на базі халькогенідного склоподібного напівпровідника

Реферат: UA 105200 U UA 105200 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до області мікроелектроніки і обчислювальної техніки та призначена для читання/запису інформації комірки пам'яті (КП) на базі халькогенідного склоподібного напівпровідника (ХСН), може знайти застосування у енергонезалежних, стійких до електромагнітного та радіаційного випромінювання, системах збереження та обробки цифрової інформації. Принцип використання матеріалів для електронної пам'яті, що стирається і записується під дією електричних сигналів, при цьому, змінюючи фазовий стан даного матеріалу, є давно відомим. Такі фазозмінні матеріали можуть перемикатися під дією електричного струму між першим фазовим станом, у якому матеріал є аморфним і другим, де матеріал, як правило, є кристалічним. Матеріал з таким фазовим переходом проявляє різні електричні властивості залежно від його стану. Наприклад, в аморфному стані, фазозмінний матеріал виявляє низьку електричну провідність, на противагу до кристалічного стану. Матеріал з фазовим переходом може перемикатися між різними визначеними електричними станами, згідно з локальним порядком, по всьому спектру значень в діапазоні від повністю аморфного стану до повністю кристалічного. Іншими словами, перемикання станів фазозмінних матеріалів не обмежується або повністю аморфним, або повністю кристалічним станами, а поетапними кроками, забезпечуючи "сіру шкалу", яка представлена безліччю станів локального порядку, що охоплює спектр від повністю аморфного стану до повністю кристалічного. Запам'ятовуючий матеріал КП, що є монолітною, однорідною структурою, сформованою з халькогенідних матеріалів, що містять хімічні елементи: телур (Те), селен (Se), сурму (Sb), нікель (Ni), і германій (Ge). Використання таких хімічних елементів зводить до мінімуму радіаційну та електромагнітну залежність КП на базі ХСН. Такий пристрій може перемикатися між двома різними фазовими станами провідності за наносекунди у відповідь на прикладення невеликої кількості електричної енергії, вимірюваної піко джоулями. Досліди показують, що вплив жорсткого електромагнітного випромінювання, наближеного до космічного, практично не вносять змін до фазового стану КП. Також даний тип пам'яті дійсно енергонезалежний і може зберігати інформацію без необхідності періодичного її оновлення, як, наприклад, у flashтехнології. Більш цього, записана інформація зберігається навіть при відключенні живлення безпосередньо від КП на базi ХСН. Відомий пристрій статичної оперативної пам'яті (SRAM) (див. Касперски К. Техника оптимизации программ. Эффективное использование памяти. - СПб.: БХВ-Петербург, 2003. 464 с. - ISBN: 5-94157-232-8), складається із лінії команд перемикання, що з'єднана з елементом зберігання, який в свою чергу з'єднаний з підсилювачем зчитування. Лінія команд перемикання управляє вхідною і вихідною інформацією елемента зберігання. Елемент зберігання виготовлений з перехресно-з'єднаних перетворювачів, як це добре відомо фахівцям в даній області. Під час операції запису лінія команд перемикання переходить на відповідний рівень сигналу, щоб дозволити запис інформації в елемент зберігання. Операція читання даних із елемента зберігання здійснюється через підсилювач зчитування. Основними недоліком такого пристрою є те, що інформація, записана в елемент зберігання, буде втрачена, якщо подача електричної енергії в SRAM перерветься хоча б на мить, що обмежує його надійність та функціональні можливості. За прототип вибрано пристрій халькогенідної оперативної пам'яті (CRAM) (див. Попович А. Халькогенидная энергонезависимая память CRAM // Компоненты и технологии. - 2010. - № 2(103). - С. 52-54), який включає в себе перемикач командної шини, що з'єднаний з халькогенідним елементом зберігання, що з'єднаний з лінією команд перемикання розрядної шини, що з'єднана з обмежувачем напруги, що з'єднаний з дзеркалом струму, яке в свою чергу з'єднане із перетворювачем струм-напруга і буфером. Халькогенідний елемент зберігання (ХЕЗ) інформації включає в себе комірку пам'яті (КП), виконану із матеріалу, що містить халькогенідні хімічні елементи, вибрані з груп телуру (Те), селену (Se), сурми (Sb) і германію (Ge). Недоліком прототипу є обмежені функціональні можливості пристрою, так як неможливо відрізнити помилку зчитування інформації з КП (дефект підсилювача зчитування) від дефекту самої КП та відсутній блок перевірки вірності інформації у КП, що створює необхідність додатково вводити в структуру пристрою блок контролю даних. В основу корисної моделі поставлена задача створення пристрою для читання/запису інформації, енергонезалежної комірки пам'яті на базі халькогенідного склоподібного напівпровідника, у якому за рахунок спрощення загальної структури та введення нових елементів і зв'язків розширюються функціональні можливості, підвищується надійність та радіаційна стійкість пристрою. 1 UA 105200 U 5 10 15 20 25 30 35 40 45 50 55 60 Поставлена задача вирішується тим, що в пристрій для читання/запису інформації енергонезалежної комірки пам'яті на базі халькогенідного склоподібного напівпровідника, який містить халькогенідний елемент зберігання, вихід якого з'єднаний із входом обмежувача напруги, вихід якого з'єднаний із входом перетворювача струм-напруга, вихід якого з'єднаний із входом буфера, введено вхід дозволу запису, вхід стовпця адрес запису, вхід введення інформації, блок управління записом, блок живлення, вхід рядка адрес, вхід лічильника, декодер рядків, рядково-пропускний польовий n-канальний транзистор, блок контролю даних, що містить підсилювач зчитування і електронно-керовані ключі програмування, читання, запису, часу, лічильника та обмеження напруги, вихід виведення інформації, блок управління зчитуванням, вхід дозволу зчитування та вхід стовпця адрес зчитування, причому вхід дозволу запису, вхід стовпця адрес запису та вхід введення інформації з'єднані із входом блока управління записом, вихід якого з'єднаний із входом блока живлення, вихід якого з'єднаний із входом халькогенідного елемента зберігання, вхід рядка адрес та вхід лічильника з'єднані із входом декодера рядків, вихід якого з'єднаний із затвором рядково-пропускного транзистора, виток якого з'єднаний із землею, а сток із виходом хелькогенідного елемента зберігання, вхід підсилювача зчитування з'єднаний із виходом електронно-керованого ключа часу, вхід якого з'єднаний із виходом халькогенідного елемента зберігання, також вхід електронно-керованого ключа часу з'єднаний із входом електронно-керованого ключа програмування, вихід якого з'єднаний із входом електронно-керованого ключа читання та із входом електронно-керованого ключа запису, виходи яких з'єднані із виходом електронно-керованого ключа обмеження напруги та із входом перетворювача струм-напруга, вихід якого з'єднаний із входом буфера, вихід якого з'єднаний із виходом виведення інформації, вхід електронно-керованого ключа обмеження напруги з'єднаний із входом електронно-керованого ключа лічильника, вихід якого з'єднаний із виходом підсилювача зчитування, вхід дозволу зчитування та вхід стовпця адрес зчитування з'єднані із входом блока управління зчитуванням, вихід якого з'єднаний із входом обмежувача напруги, вихід якого з'єднаний із входом електронно-керованого ключа лічильника. На кресленні подано структурну схему пристрою для читання/запису інформації енергонезалежної комірки пам'яті на базі халькогенідного склоподібного напівпровідника. Пристрій для читання/запису інформації енергонезалежної комірки пам'яті на базі халькогенідного склоподібного напівпровідника містить вхід дозволу запису 1, вхід стовпця адрес запису 2, вхід введення інформації З, блок управління записом 4, блок живлення 5, халькогенідний елемент зберігання 10, вхід рядка адрес 13, вхід лічильника 14, декодер рядків 15, рядково-пропускний польовий n-канальний транзистор 16, блок контролю даних 9, що містить підсилювач зчитування 12 і електронно-керовані ключі прoграмування 6, читання 7, запису 8, часу 11, лічильника 17 та обмеження напруги 18, перетворювач струм-напруга 19, буфер 20, вихід виведення інформації 21, обмежувач напруги 22, блок управління зчитуванням 23, вхід дозволу зчитування 24 та вхід стовпця адрес зчитування 25, причому вхід дозволу запису 1, вхід стовпця адрес запису 2 та вхід введення інформації 3 з'єднані із входом блока управління записом 4, вихід якого з'єднаний із входом блока живлення 5, вихід якого з'єднаний із входом халькогенідного елемента зберігання 10, вхід рядка адрес 13 та вхід лічильника 14 з'єднані із входом декодера рядків 15, вихід якого з'єднаний із затвором рядково-пpопycкнoгo транзистора 16, виток якого з'єднаний із землею; а сток із виходом хелькогенідного елемента зберігання 10, вхід підсилювача зчитування 12 з'єднаний із виходом електронно-керованого ключа часу 11, вхід якого з'єднаний із виходом халькогенідного елемента зберігання 10, також вхід електронно-керованого ключа часу 11 з'єднаний із входом електронно-керованого ключа програмування 6, вихід якого з'єднаний із входом електронно-керованого ключа читання 7 та із входом електронно-керованого ключа запису 8, виходи яких з'єднані із виходом електроннокерованого ключа обмеження напруги 18 та із входом перетворювача струм-напруга 19, вихід якого з'єднаний із входом буфера 20, вихід якого з'єднаний із виходом виведення інформації 21, вхід електронно-керованого ключа обмеження напруги 18 з'єднаний із входом електроннокерованого ключа лічильника 17, вихід якого з'єднаний із виходом підсилювача зчитування 12, вхід дозволу зчитування 24 та вхід стовпця адрес зчитування 25 з'єднані із входом блока управління зчитуванням 23, вихід якого з'єднаний із входом обмежувача напруги 22, вихід якого з'єднаний із входом електронно-керованого ключа лічильника 17. Пристрій працює наступним чином. Халькогенідний елемент зберігання 10 з'єднаний із землею через рядково-пропускний nканальний транзистор 16 VTn. Декодер рядків 15 отримує вхідні адреси і сигнал тактового лічильника для керування затвором рядково-пропускного n-канального транзистора 16 VTn. Блок управління зчитуванням 23 має два окремі входи - вхід дозволу зчитування 24 і вхід стовпця адрес зчитування 25 та генерує сигнал стовпця зчитування для управління самим 2 UA 105200 U 5 10 15 20 25 30 35 40 45 50 55 60 процесом зчитування. Халькогенідний елемент зберігання 10 і n-канальний транзистор 16 VTn з'єднані між джерелом живлення і землею. Під контролем блока управління зчитуванням 23 блок перетворювача струм-напруга 19 зчитує дані з халькогенідного елемента зберігання 10. Коли вхід дозволу зчитування 24 та вхід стовпця адрес зчитування 25 блока управління зчитуванням 23 знаходиться в логічній "1" здійснюється вибір адреси зчитування із адресного входу декодера рядків 15, при цьому обмежувач напруги 22 увімкнутий. Одночасно з цим рядково-пропускний транзистор 16 VTn також вмикається і разом із адресним входом 13 і входом тактового лічильника 14 у схемі рядкового декодера 15 мають значення логічної "1". Під контролем блока управління записом 4, блок живлення 5 здійснює запис інформації на халькогенідний елемент зберігання 10. Коли вхід дозволу запису 1 і вхід стовпця адрес запису 2 у блоці управління 4 мають логічну "1", разом із вибраними адресами блок живлення 5 буде ввімкнутий в залежності від того, яке значення сигналу, чи логічна "1", чи логічний "0" буде на вході введення інформації 3 у блоці управління записом 4. Якщо тактовий сигнал входу лічильника 14 рядкового декодера 15 знаходиться у логічній "1", то водночас з вибраною адресою вмикається рядково-пропускний транзистор 16 VTn. Оскільки рядково-пропускний транзистор 16 VTn ввімкнуто і, або блок живлення 5 увімкнуто, то певна кількість струму починає текти через халькогенідний елемент зберігання 10, що забезпечує в ньому зміну фазового стану від аморфного до кристалічного або навпаки. Щоб досягати встановлення аморфної або кристалічної фази у халькогенідному елементі зберігання 10 необхідний струм 1 мА і 0,5 мА відповідно. Перетворювач струм-напруга 19 може включати в себе р- та n-канальні транзистори та обов'язково інвертор. Перетворювача струм-напруга 19 генерує сигнал вихідних даних на буфер 20, після чого зчитана інформація стає доступною через вихід виведення інформації 21. Так як обмежувач напруги 22 для зчитування і рядково-пропускний транзистор 16 VTn увімкнуті, струм повинен текти з блока живлення 5 через обмежувач напруги, халькогенідний елемент зберігання 10, і транзистор 16 VTn, який генерує імпульс струму, на землю. Амплітуда згенерованого імпульсу струму визначається за допомогою фази халькогенідного елемента зберігання 10. Провідний (кристалічний) стан елемента 10 потім зондується і імпульс струму перетворюється на імпульс напруги за допомогою перетворювача струм-напруга 19. Перед виходом імпульс напруги буферизується за допомогою буфера 20. Напруга на халькогенідному елементі зберігання 10 строго обмежена так, як заздалегідь задане значення напруги подається через вихід обмежувача напруги 22 на затвор транзистора 16 VTn. Є два важливих обмеження на операції читання: по-перше, напруга на халькогенідному елементі зберігання 10 не може перевищувати рівень порогової напруги (інакше, фаза елемента 10 може бути змінена); і, по-друге, струм зчитування, протікаючий через елемент 10, повинен бути менший, ніж значення, яке може змінити фазу елемента зберігання 10. Блок контролю 9 дозволяє визначати рівень сигналу у халькогенідному елементі зберігання 10, який в підсумку порівнюється із зчитаним, що дає можливість виявити помилку в програмованих даних і встановити її причину. Причиною збою програмування може бути дефект самого елемента зберігання або помилка роботи підсилювача зчитування. У блоці контролю даних 9 електронно-керовані ключі часу 11 та лічильника 17 керуються підсилювачем зчитування 12, електронно-керований ключ програмування 6 керується декодером рядків 15, електронно-керований ключ зчитування 7 керується блоком управління зчитуванням 23, електронно-керований ключ запису 8 керується блоком управління записом 4, електроннокерований ключ обмеження напруги 18 керується обмежувачем напруги 22. У режимі аналогового зчитування, всі внутрішні шляхи струму в елементі зберігання 10 відключаються при відкритті електронно-керованих ключів запису 8, часу 11, лічильника 17, обмеження напруги 18, і це дозволяє здійснювати точне вимірювання струму, що протікає через халькогенідний елемент зберігання 10 після прикладення до нього невеликої зовнішньої напруги, що знаходиться переважно в діапазоні декількох сотень мілівольт. Всі електронно-керовані ключі, крім ключа обмеження напруги 18 відкриті під час вимірювання опору халькогенідного елемента зберігання 10. У режимі аналогового запису, закритими залишаються тільки ключі запису 8 та програмування 6. Після операції запису, яка була виконана в елементі зберігання 10 за допомогою блоків та елементів 1, 2, 3, 4, 5, 13, 14, 15, 16, блок контролю даних 9, здійснює контроль струму із підсилювача зчитування 12 за допомогою обмежувача напруги 22, причому струм задається прикладеною напругою. Блок контролю даних 9 дозволяє перетворювати опорний струм, утворений прикладеною питомою напругою із обмежувача напруги 22, в значення опору халькогенідного елемента зберігання 10 для перевірки цілісності (бездефектності) зазначеної КП на базі ХСН. Діапазон питомої напруги обмежувача, що прикладена до зазначеної КП на базі ХСН, вимірюється в діапазоні кількох сотень мілівольт. 3 UA 105200 U 5 10 15 20 25 30 Аналоговий доступ до пам'яті халькогенідного елемента зберігання 10 породжує певне значення струму, яке залежить від величини прикладеної вхідної напруги. Це дозволяє підвищити стійкість фазового стану елемента зберігання 10 за рахунок докристалізації та надійність зчитування даних за рахунок неможливості коливання значень вихідного струму, що характеризує конкретний фазовий стан елемента зберігання 4. Також блок контролю даних 9 у КП на базі ХСН може забезпечити прямий доступ програмування (зчитування або запис) до кожного халькогенідного елемента зберігання 10 з використанням аналогових блоків доступу 4, 5, 15, 19, 20, 22, 23. Програмування енергонезалежної пам'яті на базі XCH з використанням блока контролю програмованих даних 9 є відносно повільним, але більш точним та ефективним. Аналогові блоки доступу програмування 4, 5, 15, 19, 20, 22, 23 разом із блоком контролю 9 можуть бути вбудовані в кожен модуль пам'яті. Цей спосіб дасть можливість створювати матриці пам'яті, що матимуть аналогові блоки доступу із логікою декодування адреси аналогічно до цифрових схем, таким чином опір халькогенідних елементів зберігання може вимірюватися паралельно. Покроковий метод проходження всього адресного простору матриці пам'яті забезпечить стійкість фазових станів КП на базі ХСН. Також варто відзначити, що блок контролю даних 9 здійснює управління струмом запису/читання за рахунок обмежувача напруги 22, що дозволяє здійснити процес докристалізації елементів зберігання 10 під час операції запису, який в свою чергу підвищить стійкість фаз вже запрограмованих халькогенідних елементів зберігання 22 та підвищить точність зчитування даних за рахунок унеможливлення флуктуацій напруги між логічними станами "0" та "1". Таким чином, даний пристрій забезпечує зчитування та запис для доступу до однієї КП на базі ХСН з високою точністю перевірки програмованих даних. Хоча для ілюстрації даного пристрою показано лише один елемент зберігання 10, слід розуміти, що два халькогенідні елементи зберігання 10 (КП на базі ХСН) можуть бути пов'язані з логічним бітом інформації, використовуючи подвійне з'єднання або "диференціальну" версію з'єднання описаної вище несиметричної схеми. Подвійна диференціальна схема аналогічна до вищеописаної одиночної за винятком того, що там існує додаткове введення даних з власною схемою читання і записом для зберігання інформації із доповненням кожного біта вхідних даних в елементі зберігання 10, також додатково введена схема диференціального підсилювача для зондування додаткових бітів збереженої інформації. Диференціальний варіант виконання є більш кращим і доповненим для кожного логічного біта інформації і забезпечує більш високу завадостійкість і тим самим забезпечує більш високу надійність збереження для кожного записаного біта інформації в разі дефекту вхідних сигналів або загального кристалу енергонезалежної пам'яті на базі ХСН. 35 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Пристрій для читання/запису інформації енергонезалежної комірки пам'яті на базі халькогенідного склоподібного напівпровідника, який містить халькогенідний елемент зберігання, вихід якого з'єднаний із входом обмежувача напруги, вихід якого з'єднаний із входом перетворювача струм-напруга, вихід якого з'єднаний із входом буфера, який відрізняється тим, що введено вхід дозволу запису, вхід стовпця адрес запису, вхід введення інформації, блок управління записом, блок живлення, вхід рядка адрес, вхід лічильника, декодер рядків, рядково-пропускний польовий n-канальний транзистор, блок контролю даних, що містить підсилювач зчитування і електронно-керовані ключі програмування, читання, запису, часу, лічильника та обмеження напруги, вихід виведення інформації, блок управління зчитуванням, вхід дозволу зчитування та вхід стовпця адрес зчитування, причому вхід дозволу запису, вхід стовпця адрес запису та вхід введення інформації з'єднані із входом блока управління записом, вихід якого з'єднаний із входом блока живлення, вихід якого з'єднаний із входом халькогенідного елемента зберігання, вхід рядка адрес та вхід лічильника з'єднані із входом декодера рядків, вихід якого з'єднаний із затвором рядково-пропускного транзистора, виток якого з'єднаний із землею, а сток із виходом хелькогенідного елемента зберігання, вхід підсилювача зчитування з'єднаний із виходом електронно-керованого ключа часу, вхід якого з'єднаний із виходом халькогенідного елемента зберігання, також вхід електронно-керованого ключа часу з'єднаний із входом електронно-керованого ключа програмування, вихід якого з'єднаний із входом електронно-керованого ключа читання та із входом електронно-керованого ключа запису, виходи яких з'єднані із виходом електронно-керованого ключа обмеження напруги та із входом перетворювача струм-напруга, вихід якого з'єднаний із входом буфера, вихід якого з'єднаний із виходом виведення інформації, вхід електронно-керованого ключа обмеження напруги з'єднаний із входом електронно-керованого ключа лічильника, вихід якого 4 UA 105200 U з'єднаний із виходом підсилювача зчитування, вхід дозволу зчитування та вхід стовпця адрес зчитування з'єднані із входом блока управління зчитуванням, вихід якого з'єднаний із входом обмежувача напруги, вихід якого з'єднаний із входом електронно-керованого ключа лічильника. Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5