Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок. Введено: синхронної перший, другий DL-тригери і JK-тригер зі входами асинхронної установки у нульовий стан; третій і четвертий елементи І; третій елемент АБО. І. UA 99192 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ДВОІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 99192 U UA 99192 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної двоімпульсної кодової серії з програмованими часовими параметрами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід. [Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972]. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами, [патент на корисну модель України № 53542 від 11.10.2010], який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання лічильника; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної двоімпульсної кодової серії з програмованими часовими параметрами шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання лічильника; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача, відповідно до корисної моделі введено: синхронної перший, другий DL-тригер і JK-тригер зі входами асинхронної установки у нульовий стан; третій і четвертий елементи І; третій елемент АБО; при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, а інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; прями виходи DL-тригерів з'єднано зі входами третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму рахування лічильника, входом інвертора, вихід якого з'єднано зі входом четвертого елемента І; вихід переповнювання лічильника з'єднано з його входом дозволу режиму завантаження, другим входом першого 1 UA 99192 U 5 10 15 20 25 30 35 40 45 50 55 60 елемента АБО, першими входами третього четвертого елементів І; інверсний вихід JK-тригера з'єднано з другими входами першого і третього елементів І, вихід якого з'єднано з інверсними входами J і К JK-тригера; прямий вихід JK-тригера з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом четвертого елемента І; вихід другого елемента АБО, який утворює вихід формувача, з'єднано з інверсними входами L першого і другого DL-тригерів; тактової входи DL- і JK-тригерів DL- і JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: реверсивний двійкові лічильник 1, який має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший 2 і другий 3 синхронні DL-тригери, JK-тригер 4 і синхронний D-тригер 7 зі входами R асинхронної установки у нульовий стан; інвертор 14; перший 10, другий 11 і третій (15) елементи АБО; перший 8, другий 9, третій 12 і четвертий 13 елементи І, ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом тригера 7, з одним входом елементів 8, 9. Вихід елемента 8 з'єднано зі входом асинхронної установки тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R тригерів 2, 3, 4 і лічильника. Один зі входів елемента 10 поєднаний з виходом тригера 7, другий - з виходом переповнення лічильника, входом L лічильника, входами елементів 12, 13. Перший і другий DL-тригери утворюють циклічний пристрій (лічильник Джонсона) з послідовністю переходів 00-01-11-10-00. Прямий вихід DL-тригера 2 з'єднано зі входом D DLтригера 3, а інверсний вихід DL-тригера 3 з'єднано зі входом D DL-тригера 2. Прямі виходи DLтригерів з'єднано зі входами елемента АБО 15, вихід якого з'єднано зі входом дозволу режиму лічби лічильника, входом інвертора 14, вихід якого з'єднано зі входом елемента 13. Вихід елемента 13 з'єднано зі входом елемента 11, вихід якого утворює вихід формувача (F). Другий вхід елемента 11 з'єднано з прямим виходом тригера 4, інверсний вихід якого з'єднано зі входами елементів 8, 12. Вихід елемента 12 з'єднано зі входами J і К тригера 4. Входи паралельного завантаження D0-D3 лічильника утворюють входи d0-d3 налагодження формувача на задану тривалість другого імпульсу в серії. Тактової входи тригерів 2, 3, 4 і лічильника сполучені між собою, створюючи вхід С формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи асинхронної установки у нульовий стан тригерів 2, 3, 4 і лічильника з'єднано з виходом елемента І 9. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виході переповнювання Р4 лічильника, що веде до формування рівня 0 на виході елемента 4, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригерів 2, 3, 4 і лічильника залишатиметься незмінним. 2 UA 99192 U 5 10 15 20 25 30 35 40 Під час вступу імпульсу запуску Start на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан Q=1, формуючи рівень логічної одиниці на вході і виході елемента 10, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнення лічильника, яке надходить на його вхід L, готує лічильник до переходу у стан d3d2d1d0. Нульове значення сигналу з виходу елемента 11, яке надходить на входи L тригерів 2, 3, готує тригер 2 до переходу в одиничній стан. Нульове значення сигналу з виходу елемента 12 готує тригер 4 до переходу в одиничній стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід тригерів 2, 4 в одиничний стан, тригера 7 у нульовий стан і паралельне завантаження лічильника значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник переходить у стан d3d2d1d0, що веде до формування одиничне значення на виході переповнення лічильника і на прямих виходах тригерів 2, 4 і нульового значення на їх інверсних виходах. У результаті лічильник і циклічний пристрій (тригери 2, 3) переходять у режим зберігання. Режим дозволу переходу тригера 4 залишиться незмінним. Під час вступу наступного тактового імпульсу стан лічильника і тригерів 2, 3 залишиться незмінним, а тригер 4 переходить у нульовий стан, що забезпечує формування нульового значення на входах L тригерів 2, 3 і одиничного значення на вході J і К тригера 4. Під час вступу наступного тактового імпульсу стан лічильника і тригерів 2, 4 залишиться незмінним, а тригер 3 переходить в одиничний стан. Під час вступу наступного тактового імпульсу стан лічильника і тригерів 3, 4 залишиться незмінним, а тригер 2 переходить у нульовий стан. Під час вступу наступного тактового імпульсу стан лічильника і тригерів 2, 4 залишиться незмінним, а тригер 3 переходить у нульовий стан, у результаті чого лічильник переходить у режим лічби (віднімання), а тригери 2, 3, 4 у режим зберігання. Під час вступу наступного і подальших тактових імпульсів зміст лічильника буде зменшуватися, а стан тригерів 2, 3, 4 залишатися незмінним до тих пор, поки зміст лічильника не стане рівним 0, тобто формувач повертається в вихідний стан. Надалі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента 11 генерується одиночна двох кодова серія, що містять два імпульси, тривалість першого з яких дорівнює Т, другого - DT. Тривалість паузи між імпульсами в серії дорівнює 3Т. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника, друге кільце - граф переходів циклічного пристрою - тригери 2, 3, нижнє кільце - граф переходів тригера 4) із загальною вершиною, відповідною нульовому стану тригерів і лічильника, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження D=4, що забезпечує тривалість другого імпульсу в серії, рівною 4Т. Тривалість першого імпульсу в серії дорівнює Т, тривалість паузи між імпульсами в серії дорівнює 3Т, тривалість паузи між серіями імпульсів дорівнює Т. На відміну від відомого пристрою формування одиночної двох-імпульсної кодової серії програмованою тривалістю другого імпульсу в серії розширює функціональної можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач одиночної двоімпульсної кодової серії з програмованими часовими параметрами, який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера, а другий - з виходом переповнювання лічильника; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий 3 UA 99192 U 5 10 15 стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача, який відрізняється тим, що введено: синхронної перший, другий DL-тригери і JK-тригер зі входами асинхронної установки у нульовий стан; третій і четвертий елементи І; третій елемент АБО; при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, а інверсний вихід другого DLтригера з'єднано зі входом D першого DL-тригера; прямі виходи DL-тригерів з'єднано зі входами третього елемента АБО, вихід якого з'єднано зі входом дозволу режиму рахування лічильника, входом інвертора, вихід якого з'єднано зі входом четвертого елемента І; вихід переповнювання лічильника з'єднано з його входом дозволу режиму завантаження, другим входом першого елемента АБО, першими входами третього четвертого елементів І; інверсний вихід JK-тригера з'єднано з другими входами першого і третього елементів І, вихід якого з'єднано з інверсними входами J і К JK-тригера; прямий вихід JK-тригера з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом четвертого елемента І; вихід другого елемента АБО, який утворює вихід формувача, з'єднано з інверсними входами L першого і другого DL-тригерів; тактові входи DL- і JK-тригерів DL- і JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL- і JK-тригерів з'єднано з виходом другого елемента І. 4 UA 99192 U Комп’ютерна верстка М. Мацело Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5