Мікропроцесорна система захисту фідерів електричних тягових мереж залізниць

Реферат: Мікропроцесорна система захисту фідерів електричних тягових мереж залізниць містить дешифратор, мікропроцесор, чотирипортовий модуль інтерфейсу, таймер, ключі струму і напруги, регістри, дешифратори, аналого-цифровий перетворювач, формувачі аналогових сигналів, формувачі управляючих сигналів захисту і блок пам'яті. UA 100183 U (12) UA 100183 U UA 100183 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до області обчислювальної техніки, автоматики та вимірювальної техніки і може бути використаний для безперервного моніторингу параметрів режимів мереж електропостачання, визначення пошкоджень і реалізації, в автоматичному режимі, захисту фідерів електричних тягових мереж залізниць від короткого замикання, а також формування файлів аварійної інформації та передачі її на всі рівні управління. Відомий пристрій [1] за своєю технічною суттю є мікропроцесорна система, яка включає блоки гальванічної розв'язки і попереднього масштабування вхідних сигналів у вигляді струму і напруги, блок частотних фільтрів, аналого-цифровий перетворювач і мікропроцесорну систему керування вихідними реле і сигналізацією, причому групи виходів блоків гальванічної розв'язки і попереднього масштабування вхідних сигналів у вигляді струму і напруги з'єднані відповідно з першою та другою групою входів блоку частотних фільтрів, група виходів якого з'єднана з групою входів аналого-цифрового перетворювача, група входів-виходів якого підключені до першої групи входів-виходів мікропроцесорної системи керування вихідними реле і сигналізацією. Недоліком даного пристрою є обмежені функціональні можливості в зв'язку з тим, що в відомому пристрої не виконуються, в реальному часі, безперервний моніторинг параметрів режимів фідерів тягової підстанції та не проводиться багатокритеріальна перевірка функціонування кожного фідера тягової системи електропостачання, визначення режиму короткого замикання, формування управляючих сигналі захисту від короткого замикання і не формується аварійна інформації для передачі на вищі рівні керування електропостачанням. Відомий пристрій [2] за своєю технічною суттю є інформаційно-вимірювальною системою, яка включає лічильник, аналого-цифровий перетворювач, регістри, дешифратор, блок гальванічної розв'язки і електронно-обчислювальну машину інформаційний вхід якої підключений до інформаційного входу дешифратора, а вихід аналого-цифровий перетворювача з'єднаний з інформаційним входом першого та другого регістрів. Недоліком даного пристрою є обмежені функціональні можливості, в зв'язку з тим, що в відомому пристрої не виконуються, в реальному часі, багатокритеріальна перевірка кожного фідера тягової підстанції на предмет аварійного режиму і, відповідно, не проводиться ідентифікації аварії та формування управляючих сигналі захисту від короткого замикання, крім того у відомому пристрої не реалізується передача і представлення аварійної інформації керуючій системі. Найближчим аналогом є цифрова система керування [3], що складається з схеми керування, багаторозрядного цифрового лічильного каналу, дешифратора, групи схем диз'юнкторів і чотирьох груп схем І, причому вихід групи схем диз'юнкторів з'єднаний з входами дешифратора, а вихід першої і другої груп схем І з'єднані з нульовими входами розрядів першого багаторозрядного цифрового лічильного каналу. Недоліком найближчого аналога є обмежені функціональні можливості, низький рівень діагностування та надійності в зв'язку з тим, що в відомому пристрої не виконується, в реальному часі з єдиних інформаційних позицій, безперервний моніторинг параметрів режимів кожного фідера мережі електропостачання на тягу і, відповідно, не реалізується nго критеріальний контроль кожного j (j=1, 2,…n) фідера з метою ідентифікації аварійного режиму, формування управляючих сигналі захисту від короткого замикання, а також не формуються і, відповідно, не передаються файли аварійної інформації для оперативного управління аварійним режимом системи електропостачання залізниць. В основу корисної моделі поставлена задача створення мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць з розширеними функціональними можливостями, покращеним рівнем надійність і діагностування технічного стану систем електропостачання в процесі роботи, в якій за рахунок введення нових блоків і зв'язків між ними відкривається можливість значно розширити функціональні можливості шляхом організації, в реальному часі, безперервного моніторингу параметрів режимів кожного фідера системи електропостачання на тягу і на їх базі реалізувати багатокритеріальний контроль і визначення аварійного режиму в кожному фідері та формування управляючих сигналі захисту від короткого замикання. Крім того, в мікропроцесорній системі захисту фідерів електричних тягових мереж залізниць, завдяки введенню нових елементів і зв'язків між ними, відкривається можливість, в реальному часі, формування аварійних даних і передача їх на вищі рівні оперативного керування електропостачанням, що покращує якість і надійність електроспоживання на тягу. Поставлена задача вирішується тим, що шляхом мікропроцесорна система захисту фідерів електричних тягових мереж залізниць містить дешифратор, згідно з корисною моделлю, введено мікропроцесор, чотирипортовий модуль інтерфейсу, таймер, ключів струму і напруги, регістри, дешифратори, аналого-цифровий перетворювач, формувачі аналогових сигналів, 1 UA 100183 U 5 10 15 20 25 30 35 40 45 50 55 60 формувачі управляючих сигналів захисту і блок пам'яті, причому вихід шини адреси першого порту мікропроцесора підключений f старшими розрядами до входу адреси першого дешифратора, z середніми розрядами до входу адреси другого дешифратора і (n-f-z) молодшими розрядами до входу адреси третього дешифратора, стробуючий вхід якого підключений до першого сорбуючого виходу мікропроцесора, другий стробуючий вихід якого з'єднаний з стробуючими входами першого і другого дешифраторів, ключі струму і напруги го виконані у вигляді матриці (2хm), перші управляючі входи кожного S рядка матриці ключів гo струму і напруги об'єднані і підключені до S виходу першого дешифратора (S=1, 2), другі го управляючі входи кожного k стовпця матриці ключів струму і напруги об'єднані і підключені до го k виходу (k=1, 2,…m) другого дешифратора, виходи ключів струму першого рядка матриці ключів струму і напруги об'єднані і підключені через формувач аналогових сигналів до першого аналогового входу аналого-цифрового перетворювача, другий аналоговий вхід якого з'єднаний через формувач аналогових сигналів з виходами ключів напруги другого рядка матриці ключів струму і напруги, вихід шини даних мікропроцесора підключений до входу шини даних чотирипортового модульного інтерфейсу, таймера, аналогo-цифрового перетворювача, блока го пам'яті і кожного k (k=1, 2,…m) формувача управляючих сигналів захисту підключеного своїм гo управляючим входом до k виходу третього дешифратора, виходи четвертого дешифратора підключені до відповідних входів вибору кристала таймера, чотирипортового модуля інтерфейсу, аналого-цифрового перетворювача, регістрів і блока пам'яті, входи запису і читання якого з'єднані відповідно з виходами запису і читання мікропроцесора, таймера, чотирипортового модуля інтерфейсу, аналого-цифрового перетворювача і регістрів, а вихід шини адреси другого порту мікропроцесора підключений до входу шини адреси чотирипортового модульного інтерфейсу, регістрів і таймера. На фіг. 1 наведено структурну схему мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць, на фіг. 2 наведено блок-схему алгоритму функціонування мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць. Мікропроцесорна система захисту фідерів електричних тягових мереж залізниць (фіг. 1) включає мікропроцесора 1, дешифратори 2, чотирипортовий модуль інтерфейсу 3, таймери 4, ключі струму 5 і напруги 6, регістри 7, аналого-цифровий перетворювач 8, формувачі аналогових сигналів 9, формувачі управляючих сигналів захисту 10 і блок пам'яті 11. Вихід шини адреси першого порту мікропроцесора І підключений f старшими розрядами до входу адреси першого дешифратора 2, z середніми розрядами до входу адреси другого дешифратора 2 і (n-fz) молодшими розрядами до входу адреси третього дешифратора 2. Стробуючий вхід третього дешифратора 2 підключений до першого сорбуючого виходу мікропроцесора 1, другий стробуючий вихід якого з'єднаний з стробуючими входами першого і другого дешифраторів 2. го Ключі струму 5 і напруги 6 виконані у вигляді матриці (2хm), перші управляючі входи кожного S гo рядка матриці ключів струму 5 і напруги 6 об'єднані і підключені до S виходу першого гo дешифратора 2 (S=1, 2). Другі управляючі входи кожного k стовпця матриці ключів струму 5 і напруги 6 об'єднані і підключені до k виходу (k=1, 2,…m) другого дешифратора 2. Виходи ключів струму 5 першого рядка матриці ключів струму і напруги об'єднані і підключені через формувач аналогових сигналів 9 до першого аналогового входу аналого-цифрового перетворювача 8 другий аналоговий вхід якого з'єднаний через формувач аналогових сигналів 9 з виходами ключів напруги 6 другого рядка матриці ключів струму і напруги. Вихід шини даних мікропроцесора 1 підключений до входу шини даних чотирипортового модульного інтерфейсу 3, гo таймера 4, аналого-цифрового перетворювач 8, блока пам'яті 11 і кожного k (k=1, 2,…m) гo формувача управляючих сигналів захисту 10, підключеного своїм управляючим входом до k виходу третього дешифратора 2. Виходи четвертого дешифратора 2 підключені до відповідних входів вибору кристала таймера 4, чотирипортового модуля інтерфейсу 3, аналого-цифрового перетворювача 8, регістрів 7 і блока пам'яті 11, входи запису і читання якого з'єднані відповідно з виходами запису і читання мікропроцесора 1, таймера 4, чотирипортового модуля інтерфейсу 3, аналого-цифрового перетворювача 8 і регістрів 7. Вихід шини адреси другого порту мікропроцесора 1 підключений до входу шини адреси чотирипортового модульного інтерфейсу 3, регістрів 7 і таймера 4. Мікропроцесор 1 мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць (фіг. 1) виконаний, наприклад, у вигляді однокристального мікропроцесора КМ1816ВЕ51. Чотирипортовий модуль 3 мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць (фіг. 1) виконаний, наприклад, у вигляді інтегральної схеми ST16C554DCJ. Робота мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць (фіг. 1) проводиться у відповідності з наведеною блок-схемою алгоритму роботи на фіг. 2. Після запуску мікропроцесорної системи захисту фідерів електричних тягових мереж залізниць (фіг. 1) 2 UA 100183 U вона працює постійно згідно з алгоритмом (фіг. 2) в реальному часі, 3 самого початку проводиться інсталяція мікропроцесорної системи, значення уставок по максимальному струму у у у відсічки S1j= І jмсв, струму відсічки S2j= І jмсв, опору короткого замикання S3j= І jмсв, швидкості наростання струму короткого замикання S 4 j  5 10 diy dt j , стрибка струму S5 j  i jy , а також прапору Fjk та значення змінних j=1, k=1, n, m, f, Δt. Після проведення процедури інсталяції му мікропроцесорної системи проводиться реєстрація по кожному j фідеру миттєвого значення струму ij та миттєвого значення напруги uj f раз за період Т частоти живлення. Після отримання f го миттєвих значень ij та uj, в мікропроцесорі і реалізується для кожного j фідера обчислення дійсного значення струму Idj, дійсного значення напруги udj, а також визначається значення опору короткого замикання Rj, швидкості наростання струму короткого замикання di , а також dt j величину стрибка струму короткого замикання Δij. Виконується відповідна процедура інсталяція змінних Lkj шляхом присвоєння ш відповідних значень L1j=Idj, L2j=udj, L3j=Rj, S 4 j  15 20 25 30 35 40 45 50 55 di , S5 j  i j , dt j та проводиться аналіз значення прапора Fjk. Якщо величина прапора Fjk не дорівнює одиниці, то проводиться аналіз на предмет обробки першої змінної L1j чи подальших змінних Lk+lj (k1,2,…m). У випадку, коли необхідно обробляти L1j, то виконується аналіз L1j < S1j. Якщо L1j більше або дорівнює уставці S1j, то мікропроцесор 1 запускає таймер 4 для визначення проміжку часу Δt та обчислення мікропроцесором] затримку τ=t1+Δt, після чого мікропроцесор 1 запускає формувач управляючих сигналів захисту 10, який видає сигнал аварійною відключення го j фідера. Мікропроцесором 1 формується файл аварійної інформації, який передається на всі му рівні оперативного керування електропостачанням. Потім мікропроцесором 1 присвоюється k ro критерію, за допомогою якого перевіряється нормальний чи аварійний режим функціонування j й фідера, значення прапору Fjk=1, що відкриває можливість на черговій j перевірці режиму й функціонування фідера не застосовувати k критерій до моменту виконання аварійних робіт. Після виконання описаних процедур реалізується аналіз на предмет кінця роботи, чи подальшого продовження моніторингу. Якщо кінець роботи, то виконується відповідна процедура і мікропроцесорна система захисту фідерів електричних тягових мереж залізниць закінчує свою роботу. У випадку, коли є можливість продовжувати роботу, то мікропроцесором 1 система переводиться в режим читання миттєвого значення струму ij, та миттєвого значення напруги uj f раз за період Т частоти живлення і мікропроцесорна система продовжує свою роботу аналогічно вищеописаному. Коли в процесі аналізу L1j