Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами

Реферат: Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: другий інвертор; третій елемент І; перший JK-тригер, який має два входи J, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід K і вхід асинхронної установки у нульовий стан; другий JK-тригер, який має два входи K, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід J і вхід асинхронної установки у нульовий стан. UA 102285 U (12) UA 102285 U UA 102285 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972. Патенти на корисну модель України № 56885, 55951, 61312, 62657, 62705, 63857, 65818, 71778, 72650). Недоліком відомих пристроїв є обмежені функціональні можливості. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, (патент на корисну модель України № 53542 від 11.10.2010), який містить: реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; синхронний D-тригер зі входом асинхронної установки у нульовий стан; інвертор; перший і другий елементи АБО; перший і другий елементи І; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання лічильника з'єднано зі входом інвертора; входи паралельного завантаження даних лічильника утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску формування імпульсів на виході формувача; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу вдосконалення формувача періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами шляхом введення нового складу елементів та нової організації взаємозв'язків між ними. Поставлена задача вирішується тим, що формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший і другийінвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший, другий і третій двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; другий вхід першого елемента І створює: вхід подачі імпульсів зупинки процесу генерації імпульсів; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера: вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: другий інвертор; третій елемент І; перший JK-тригер, який має два входи J, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід K і вхід асинхронної установки у нульовий стан; 1 UA 102285 U 5 10 15 20 25 30 35 40 45 50 55 60 другий JK-тригер, який має два входи K, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід J і вхід асинхронної установки у нульовий стан; при цьому, інверсний вихід першого JK-тригера з'єднано з прямим входом K другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; вихід другого елемента АБО з'єднано з входами K і J обох JK-тригерів; вихід переповнення другого лічильника з'єднано з входом дозволу режиму лічби першого і другого лічильника, входом третього елемента І та першого елемента АБО; вихід другого елемента І з'єднано зі входами; вихід Q 1 першого JKтригера з'єднано зі входом дозволу режиму лічби другого лічильника і другим інвертором, вихід якого в свою чергу утворює вхід третього елемента І; вихід переповнення першого лічильника з'єднано з першим інвертором, який в свою чергу з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнення першого лічильника з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом елемента І; вихід другого елемента АБО утворює вихід формувача;тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом першого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості системи. Технічний результат, як наслідок цих властивостей - розширення функціональних можливостей системи. На фіг. 1 представлена функціональна схема системи. Формувач містить: перший (1) і другий (2) реверсивні двійкові лічильники, кожен з яких має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D 0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (13) і другий (14) JK-тригери зі входом асинхронної установки у нульовий стан; перший (3) і другий (4) інвертори; перший (10) і другий (11) елементи АБО; ланцюжок з послідовно сполучених резистора (5) і конденсатора (6), підключеного до джерела живлення +Е; синхронний D-тригер (7) зі входом R асинхронної установки у нульовий стан; перший (8), другий (9) і третій (12) елементи І. Перший JK-тригер має два входи J, один з котрих прямий, другий інверсний, об'єднаних по І, і один інверсний вхід K. Другий JK-тригер має два входи K, один з котрих прямий, другий інверсний, об'єднаних по І, і один інверсний вхід J. Інверсний вихід першого JK-тригера з'єднано з прямим входом K другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого J-тригера. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Другий вхід елемента І 8 створює вхід подачі імпульсів (Stop) зупинки процесу генерації імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан JK-тригера і лічильників. Один зі входів елемента 10 поєднаний з виходом D-тригера 7, другий - з одним входом елемента 12, з виходом переповнювання другого лічильника, входом L дозволу режиму завантаження лічильників 1 і 2. Вихід переповнювання лічильника 1, який утворює вихід F формувача разом з елементом 11, з'єднано зі входом інвертора 4, вихід якого з'єднано зі входом Р0 дозволу режиму лічби лічильника 1. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задану тривалість першого і другого імпульсу в серії. Входи паралельного завантаження D0-D3 лічильника 2 утворюють входи k 0-k3 налагодження формувача на задану тривалість паузи між імпульсами в серії. Тактові входи JK-тригерів і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) процесу генерації імпульсів. Працює формувач у такий спосіб. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан відповідно D-тригера, JK-тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на 2 UA 102285 U 5 10 15 20 25 30 35 40 45 50 55 виходах Q тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6. що забезпечує рівень 0 на входах асинхронної установки у нульовий стан JKтригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан JK-тригерів і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже на вході і виході елемента І 9, що забезпечує рівень логічної одиниці на входах R JK-тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента АБО 11 надходить на інверсні входи J і К JKтригерів, готуючи їх к переходу в одиничний стан. Нульове значення сигналу з виходу переповнення лічильника 2 надходить на вхід дозволу паралельного завантаження L лічильників 2 і 1, готуючи їх до прийому інформації зі входів k 0-k3 і b0-b3 відповідно. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід JK-тригерів в одиничний стан і паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 1 переходить у стан В=b3b2b1b0, формуючи одиничне значення на виході формувача, і нульове значення на вході Р0 лічильника 1, що веде до переходу його у режим лічби, а лічильник 2 переходить у стан K=k 3k2k1k0, формуючи нульове значення на виході елемента І 12 і одиничне значення на виходах елементів 11, тобто на входах І. лічильників і на входах J і К JK-тригерів, що забезпечує режим зберігання лічильника 2 і JK-тригерів. І тоді під час вступу другого тактового імпульсу лічильник 1 переходить у стан В-1, стан лічильника 2, рівний k3k2k1k0, і одиничний стан JK-тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні доти, поки зміст лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на виході формувача і рівень логічної одиниці на виході інвертора 4 (на вході Р0 лічильника 1), рівень логічного 0 на виході Q 1 елемента 13 (на вході Р0 лічильника 2), у результаті чого лічильник 1 переходить у режим зберігання, а лічильник 2-у режим лічби. Одиничний стан JK-тригерів залишиться незмінним. І тоді під час вступу наступного тактового імпульсу лічильник 2 переходить у стан К-1, нульовий стан лічильника 1 і одиничний стан JК-тригерів залишаться незмінними. Під час вступу подальших тактових імпульсів процеси аналогічні доти, поки зміст лічильника 2 не стане рівним 0001, що забезпечує рівень логічного 0 на виході елемента 4 (на вході Р 0 лічильника 1), у результаті чого лічильник 1 переходить у режим завантаження. З приходом чергового тактового імпульсу лічильник 2 переходить у нульовий стан, лічильник 1 знову переходить у стан В=b3b2b1b0, формуючи одиничне значення на виході формувача і на виходах елементів 12, 3, 4, тобто на інверсних входах J і K тригерів, і нульове значення на вході Р 0 лічильника 1, що забезпечує режим лічби режим лічильника 1 і режим зберігання лічильника 2 і JK-тригерів. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 буде зменшуватись, а нульовий стан лічильника 2 і одиничний стан JK-тригерів залишаться незмінними доти, поки зміст лічильника 1 не стане рівним 0, що веде к формуванню рівня логічного нуля на інверсних входах J і К JK-тригерів і тоді з приходом наступного тактового імпульсу перший JK-тригер переходить у нульовий стан. Одиничний другого JK-тригера і нульовий стан лічильників залишиться незмінним. З приходом наступного тактового імпульсу другий JK-тригер переходить у нульовий стан. Нульовий стан першого JK-тригера і лічильників залишиться незмінним, тобто формувач повернеться в вихідний стан. Надалі усі процеси повторюються. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильника. Якщо у момент вступу тактового імпульсу лічильник знаходитиметься у нульовому стані, то при переході D-тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень нуля на вході та виході елемента І 9, що призведе до блокування нульового стану тригерів і лічильника, а отже, до припинення процесу генерації. 3 UA 102285 U 5 10 15 20 25 Якщо у момент вступу чергового тактового імпульсу лічильник знаходиться у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на його виході переповнення, з'єднаного зі входом елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначений напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильника і JK-тригерів буде рівень логічної одиниці. Звідси витікає, що після вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню другого імпульсу в серії. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід обох тригерів і лічильника у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильника і тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента 11 генерується періодична послідовність серій імпульсів, що містять два імпульси, тривалість яких дорівнює t1 і t2 відповідно. Тривалість паузи між імпульсами в серії дорівнює 2Т, тривалість паузи між серіями імпульсів дорівнює Т. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 2, друге кільце - граф переходів тригерів, нижнє кільце граф переходів лічильника 3) із загальною вершиною, відповідною нульовому стану тригерів і лічильника, а на фіг. 3 епюри, що ілюструють роботу для варіанту В=5 і K=4, що забезпечує тривалість паузи між імпульсами в серії, рівною 2Т. Тривалість першого і другого імпульсу в серії дорівнює 5Т і 4Т відповідно. Тривалість паузи між серіями дорівнює Т. Таким чином, заявлений формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами має ширші функціональні можливості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 30 35 40 45 50 55 60 Формувач періодичної послідовності двоімпульсних кодових серій з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; другий вхід першого елемента І створює вхід подачі імпульсів зупинки процесу генерації імпульсів; вихід першого двовходового елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; вихід переповнювання першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: другий інвертор; третій елемент І; перший JK-тригер, який має два входи J, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід K і вхід асинхронної установки у нульовий стан; другий JK-тригер, який має два входи K, один з котрих прямий, другий інверсний, об'єднаних по І, один інверсний вхід J і вхід асинхронної установки у нульовий стан; при цьому, інверсний вихід першого JK-тригера з'єднано з прямим входом K другого JK-тригера; інверсний вихід другого JK-тригера з'єднано з прямим входом J першого JK-тригера; вихід другого елемента АБО з'єднано з входами K і J обох JK-тригерів; вихід переповнення другого лічильника з'єднано з входом дозволу режиму лічби першого і другого лічильника, входом третього елемента І та 4 UA 102285 U 5 першого елемента АБО; вихід другого елемента І з'єднано зі входами; вихід Q1 першого JKтригера з'єднано зі входом дозволу режиму лічби другого лічильника і другим інвертором, вихід якого в свою чергу утворює вхід третього елемента І; вихід переповнення першого лічильника з'єднано з першим інвертором, який в свою чергу з'єднано зі входом дозволу режиму лічби першого лічильника; вихід переповнення першого лічильника з'єднано з першим входом другого елемента АБО, другий вхід якого з'єднано з виходом елемента І; вихід другого елемента АБО утворює вихід формувача; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан JK-тригерів з'єднано з виходом першого елемента І. 5 UA 102285 U Комп’ютерна верстка І. Мироненко Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП "Український інститут інтелектуальної власності", вул. Глазунова, 1, м. Київ – 42, 01601 6