Формувач одиночної серії з трьох пачок імпульсів

Реферат: Формувач одиночної серії з трьох пачок імпульсів, містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: третій елемент АБО; двовходовий елемент І-НІ; перший, другий і третій JK-тригери зі входом асинхронної установки у нульовий стан; перший JK-тригер має прямі входи J і К, створюючи вхід дозволу режиму переходу (лічби). UA 103761 U (54) ФОРМУВАЧ ОДИНОЧНОЇ СЕРІЇ З ТРЬОХ ПАЧОК ІМПУЛЬСІВ UA 103761 U UA 103761 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної серії з трьох пачок імпульсів з фіксованою тривалістю імпульсів і паузи між ними в пачці, програмованою кількістю імпульсів в пачці і паузи між пачками. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. АС СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 55951, 61312, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної серії з трьох пачок імпульсів (патент на корисну модель України № 53542 від 11.10.2010), який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання другого лічильника з'єднано з його входом дозволу режиму завантаження; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано з лічильниками, сполученими між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної серії з двох пачок імпульсів шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної серії з трьох пачок імпульсів, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання другого лічильника з'єднано з його входом дозволу режиму завантаження; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано з лічильниками, сполученими між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, відповідно до корисної моделі введено: третій елемент АБО; двовходовий елемент І-НІ; перший, другий і третій JK-тригери зі входом асинхронної установки у нульовий стан; перший JK-тригер має прямі входи J і К, створюючи вхід дозволу режиму переходу (лічби), який з'єднано з виходом другого елемента АБО, один вхід якого з'єднано з виходом третього елемента АБО, а другий з виходом інвертора, вхід якого з'єднано з виходом переповнювання другого лічильника, входом дозволу синхронного паралельного завантаження першого і другого лічильників, інверсними входами J і К другого і третього JK-тригерів і другим входом першого елемента АБО; другий і третій JK-тригери створюють циклічний пристрій (третій лічильник) з послідовністю переходів 00-11-10-00, при цьому другий тригер має один 1 UA 103761 U 5 10 15 20 25 30 35 40 45 50 55 інверсний вхід К і два входи J, об'єднаних по І, один з яких інверсний, а другий прямий, третій JK-тригер має один інверсний вхід J і два входи К, об'єднаних по І, один з яких інверсний, а другий прямий; інверсний вихід другого JK-тригера з'єднано з прямим входом К третього JKтригера, інверсний вихід третього JK-тригера з'єднано з прямим входом J другого JK-тригера, інверсний вхід К і інверсний вхід J другого JK-тригера з'єднано з інверсним входом J і інверсним входом К третього JK-тригера, створюючи вхід дозволу режиму переходу (лічби) третього лічильника, який з'єднано з виходом переповнення другого лічильника; третій вхід першого елемента АБО з'єднано з прямим виходом третього JK-тригера; вихід переповнення першого лічильника з'єднано з першими входами елемента І-НІ і третього елемента АБО; другий вхід елемента І-НІ з'єднано з інверсним виходом першого JK-тригера і другим входом першого елемента І; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби першого лічильника; другий вхід третього елемента АБО з'єднано з прямим виходом першого JK-тригера; вихід третього елемента АБО з'єднано зі входом другого елемента АБО і входом дозволу режиму лічби другого лічильника; входи паралельного завантаження даних першого лічильника утворюють входи програмування формувача на задану кількість імпульсів в пачки; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задану тривалість паузи між пачками імпульсів; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий JK-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: перший 1 і другий 2 реверсивні двійкові лічильники, кожен з яких має вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший 15, другий 3 і третій 4 JK-тригери зі входом асинхронної установки у нульовий стан, перший з яких має прями входи J і К, а другий і третій - інверсні; ланцюжок з послідовно сполучених резистора 5 і конденсатора 6, підключеного до джерела живлення +Е; синхронний D-тригер 7 зі входом асинхронної установки у нульовий стан; перший 8 і другий 9 елементи І; першій 10, другий 11 і третій (12) елементи АБО; інвертор 13; двовходовий елемент І-НІ 14. Тригери 3, 4 створюють циклічний пристрій (третій лічильник) з послідовністю переходів 0011-10-00, при цьому тригер 3 має один інверсний вхід К і два входи J, об'єднаних по І, один з яких інверсний, а другий прямий, тригер 4 має один інверсний вхід J і два входи К, об'єднаних по І, один з яких інверсний, а другий прямий; інверсний вихід тригера 3 з'єднано з прямим входом К тригера 4, інверсний вихід тригера 4 з'єднано з прямим входом J тригера 3, інверсний вхід К і інверсний вхід J тригера 3 з'єднано з інверсним входом J і інверсним входом К тригера 4, створюючи вхід дозволу режиму переходу (лічби) третього лічильника, який з'єднано з виходом переповнення другого лічильника; третій вхід елемента АБО 10 з'єднано з прямим виходом тригера 4. Вихід переповнювання Р4 лічильника 2 з'єднано: зі входами L лічильників 1, 2; входами J і К тригерів 3, 4; входами елементів 10, 13. Вихід переповнювання Р 4 лічильника 1 з'єднано зі входами елементів 12, 14. Прямий вихід тригера 15, який утворює вихід формувача F, з'єднано зі входом елемента 12, вихід якого з'єднано зі входом Р0 лічильника 2 і входом елемента 11, другий вхід якого з'єднано з виходом елемента 13. Вихід елемента 11 з'єднано зі входами J і К тригера 15. Інверсний вихід тригера 15 з'єднано зі входами елементів 12, 14. Вихід елемента 14 з'єднано зі входом Р 0 лічильника 1. Прямий вихід тригера 4 з'єднано зі входом елемента 10. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Вихід D-тригера 7 з'єднано зі входом елемента 10. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Вихід елемента 9 з'єднано зі входами R асинхронної установки у нульовий стан JK-тригерів і лічильників. Входи паралельного завантаження даних D3-D0 лічильника 1 утворюють входи b3b2b1b0 програмування формувача на задану кількість імпульсів в пачки; входи паралельного завантаження даних D3-D0 лічильника утворюють входи d3d2d1d0 програмування формувача на задану тривалість паузи між пачками імпульсів. Тактові входи JKтригерів і лічильників сполучені між собою, створюючи вхід С формувача - вхід подачі 2 UA 103761 U 5 10 15 20 25 30 35 40 45 50 55 60 безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 7 і входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на входах R асинхронної установки у нульовий стан тригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів і на виходах переповнювання Р4 лічильників, що веде до формування рівня 0 на виході елемента 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригерів і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента 10, а отже на вході і виході елемента 9, що забезпечує рівень логічної одиниці на входах R тригерів і лічильників, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнювання лічильника 2 надходить на входи дозволу паралельного завантаження L лічильників, на вхід інвертора 13, на інверсні входи J і К тригера 4 і на вхід елемента 10. Значення сигналу з виходу переповнювання лічильника 2, яке надходить на інверсні входи J і К тригерів 3, 4 готує їх до переходу в одиничний стан, лічильник 1 до прийому інформації зі входів b3b2b1b0, лічильник 2 - зі входів d3d2d1d0. Одиничне значення сигналу з виходу інвертора, яке надходить на вхід елемента 11 і далі на входи дозволу режиму переходу J і К тригера 15, готує його до переходу в одиничний стан. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С відбувається перехід JK-тригерів в одиничний стан, формуючи одиничне значення на виході формувача, і паралельне завантаження лічильників 1, 2 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан d3d2d1d0, лічильник 1 - у стан b3b2b1b0, формуючи одиничне значення на виходах переповнення. Тригер 7 переходить у нульовий стан. У результаті лічильники 1, 2 і JK-тригери 3, 4 переходять у режим збереження, режим переходу тригера 15 залишиться незмінним. Під час вступу наступного тактового імпульсу відбувається перехід тригера 15 у нульовий стан, що веде до формування нульового значення на прямому виході тригера 15 і одиничного значення на його інверсному виході У результаті на виході елемента І-НІ 14, тобто на вході дозволу режиму лічби лічильника 1 формується нульове значення, що веде до переходу лічильника 1 у режим лічби. Режим збереження лічильника 2, тригерів 3, 4 і режим лічби JK-тригера 15 залишаться незмінними. Під час вступу наступного тактового імпульсу відбувається перехід лічильника 1 у стан b3b2b1b0-1, тригера 15 в одиничний стан. Під час вступу подальших тактових імпульсів процеси аналогічні доти, поки зміст тригера 15 і лічильника 1 не стане рівним 0, що забезпечує рівень логічного 0 на їх виходах, що веде до формування рівня логічного нуля на виході елемента АБО 12, обумовлюючи рівень 0 на вході Р0 лічильника 2, що веде до переходу його у режим лічби. Під час вступу наступного і подальших тактових імпульсу відбувається зменшення змісту лічильника 2, при цьому нульовий стан JK-тригера 15 і лічильника 1 буде залишатися незмінним доти, доки зміст лічильника 2 не стане рівним 0, що веде до дозволу режиму переходу JKтригерів і режиму завантаження лічильників. І тоді під час вступу наступного тактового імпульсу відбувається перехід циклічного пристрою у наступний стан 10, JK-тригера 15 в одиничний стан і завантаження лічильників. Надалі процеси повторюються доти, доки стан циклічного пристрою, JK-тригера 15 і зміст лічильників не стане рівним 0, що забезпечує рівень логічного 0 на їх виходах, що веде до 3 UA 103761 U 5 10 15 формування рівня логічного нуля на виході елемента АБО 10, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану тригерів і лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході формувача (на прямому виході JK-тригера 15) генерується одиночна серія з трьох пачок імпульсів з фіксованою тривалістю імпульсів і паузи між ними в пачці, яка дорівнює Т, програмованою кількістю К імпульсів в пачці, яка визначається значенням b3b2b1b0 (К=b3b2b1b0+1) і програмованою тривалістю паузи tп між пачками, яка визначається значенням d3d2d1d0 (tп=(d3d2d1d0+1)T). На фіг. 2 приведений граф переходів формувача, що складається з чотирьох кілець (верхнє кільце - граф переходів циклічного пристрою, друге кільце - граф переходів лічильника 2, третє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів тригера 15) із загальною вершиною, відповідною нульовому стану лічильників і тригерів, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження D=5, В=3. На відміну від відомого пристрою формування одиночної серії з трьох пачок імпульсів з фіксованою тривалістю імпульсів і паузи між ними в пачці, програмованою кількістю імпульсів в пачці і паузи між пачками розширює функціональної можливості формувача. 20 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 60 Формувач одиночної серії з трьох пачок імпульсів, який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу режиму рахування, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, при цьому спільна точка послідовно сполучених резистора і конденсатора поєднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один зі входів якого з'єднано з виходом D-тригера; вихід переповнювання другого лічильника з'єднано з його входом дозволу режиму завантаження; входи паралельного завантаження даних лічильників утворюють входи програмування формувача на задані часові параметри імпульсів на виході формувача; вихід другого елемента І з'єднано з лічильниками, сполученими між собою, створюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера створює вхід подачі імпульсів запуску, який відрізняється тим, що введено: третій елемент АБО; двовходовий елемент І-НІ; перший, другий і третій JKтригери зі входом асинхронної установки у нульовий стан; перший JK-тригер має прямі входи J і К, створюючи вхід дозволу режиму переходу (лічби), який з'єднано з виходом другого елемента АБО, один вхід якого з'єднано з виходом третього елемента АБО, а другий з виходом інвертора, вхід якого з'єднано з виходом переповнювання другого лічильника, входом дозволу синхронного паралельного завантаження першого і другого лічильників, інверсними входами J і К другого і третього JK-тригерів і другим входом першого елемента АБО; другий і третій JK-тригери створюють циклічний пристрій (третій лічильник) з послідовністю переходів 00-11-10-00, при цьому другий тригер має один інверсний вхід К і два входи J, об'єднаних по І, один з яких інверсний, а другий прямий, третій JK-тригер має один інверсний вхід J і два входи К, об'єднаних по І, один з яких інверсний, а другий прямий; інверсний вихід другого JK-тригера з'єднано з прямим входом К третього JK-тригера, інверсний вихід третього JK-тригера з'єднано з прямим входом J другого JK-тригера, інверсний вхід К і інверсний вхід J другого JK-тригера з'єднано з інверсним входом J і інверсним входом К третього JK-тригера, створюючи вхід дозволу режиму переходу (лічби) третього лічильника, який з'єднано з виходом переповнення другого лічильника; третій вхід першого елемента АБО з'єднано з прямим виходом третього JKтригера; вихід переповнення першого лічильника з'єднано з першими входами елемента І-НІ і третього елемента АБО; другий вхід елемента І-НІ з'єднано з інверсним виходом першого JKтригера і другим входом першого елемента І; вихід елемента І-НІ з'єднано зі входом дозволу режиму лічби першого лічильника; другий вхід третього елемента АБО з'єднано з прямим виходом першого JK-тригера; вихід третього елемента АБО з'єднано зі входом другого 4 UA 103761 U 5 елемента АБО і входом дозволу режиму лічби другого лічильника; входи паралельного завантаження даних першого лічильника утворюють входи програмування формувача на задану кількість імпульсів в пачки; входи паралельного завантаження даних другого лічильника утворюють входи програмування формувача на задану тривалість паузи між пачками імпульсів; тактові входи JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий JK-тригерів з'єднано з виходом другого елемента І. 5 UA 103761 U Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6