Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу

Реферат: Винахід належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки. Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, містить два зсувних регістри, синхронний D-тригер зі входом асинхронної установки у нульовий стан, три елементи АБО-НІ, два елементи І, елемент І-НІ, три інвертори, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. Технічний результат полягає у підвищенні швидкодії, зменшенні споживаної потужності, спрощенні технології виготовлення та зменшенні вартості. UA 105810 C2 (12) UA 105810 C2 UA 105810 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до імпульсної техніки і призначено для формування імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід. (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972. Недолік відомих пристроїв - обмежені функціональні можливості. Відомі формувачі імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу (патенти України на корисну модель №№ 61886, 62517, 62519, 62520). Недолік відомих пристроїв - складність схеми, а також висока споживана потужність. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу (патент України на корисну модель №63377 от 10.10.2011. Бюл. №19, 2011 p.), що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; інвертор, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого і другого лічильників утворюють входи налагодження формувача на задані параметри вихідних імпульсів. Недолік відомого пристрою - складність схеми формувача, технології його виготовлення і, як наслідок, висока вартість, обумовлені необхідністю використання двійкового помножувача і двійкового суматора, а також висока споживана потужність, яка обумовлена великою кількістю переключень при роботі формувача. В основу винаходу поставлено задачу удосконалення формувача імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечити спрощення схеми формувача і, як наслідок, спрощення технології його виготовлення, зменшення споживаної потужності і вартості. Поставлена задача вирішується тим, що в формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; інвертор, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого і другого лічильників утворюють входи налагодження формувача на задані параметри вихідних імпульсів, відповідно до корисної моделі, введено другий і третій інвертори, перший, другий і третій елементи АБО-НІ, елемент ІНІ, а замість типових двійкових лічильників введено лічильники, кожен з яких виконано на реверсивних зсувних регістрах за схемою лічильника Джонсона, кожен з яких має два входи послідовного внесення, два входи налагоджування на заданий режим, при цьому вихід молодшого (нульового) розряду першого регістра з'єднано зі входом другого інвертора і першим входом першого елемента АБО-НІ, вихід якого з'єднано з нульовим входом налагоджування на заданий режим першого регістра і першим входом елемента І-НІ, вихід якого з'єднано з другим входом другого елемента І; другий вхід елемента I-НІ з'єднано з інверсним виходом D-тригера; вихід другого інвертора з'єднано зі входом послідовного внесення зі зсувом у бік молодших розрядів першого регістра і першим входом третього елемента АБО-НІ, вихід якого утворює 1 UA 105810 C2 5 10 15 20 25 30 35 40 45 50 55 вихід формувача; другий вхід третього елемента АБО-НІ з'єднано з виходом першого розряду першого регістра; вихід третього розряду першого регістра з'єднано з другим входом першого елемента АБО-НІ; третій вхід першого елемента АБО-НІ з'єднано з виходом першого інвертора, вхід якого з'єднано з першим входом налагоджування на заданий режим першого регістра, нульовим входом налагоджування на заданий режим другого регістра і виходом другого двовходового елемента АБО-НІ, перший вхід якого з'єднано зі входом третього інвертора і виходом нульового розряду другого регістра, а другий - з виходом третього розряду другого регістра; вихід третього інвертора з'єднано зі входом послідовного внесення зі зсувом у бік молодших розрядів другого регістра; перший вхід налагоджування на заданий режим другого регістра з'єднано з рівнем логічної одиниці; входи паралельного завантаження першого регістра утворюють входи налагодження формувача на задану шпаруватість вихідних імпульсів; входи паралельного завантаження другого регістра утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Технічний результат, як наслідок цих властивостей - спрощення схеми формувача і, як наслідок, спрощення технології його виготовлення, зменшення споживаної потужності і вартості. На фіг. 1 приведена схема формувача. Формувач містить: лічильники 1, 2, які виконані на реверсивних зсувних регістрах 1, 2, за схемою лічильника Джонсона, кожен з яких має два входи послідовного внесення DS3,DS0, два входи M1,M0 налагоджування на режим (М1 = Мо = 0 - режим зберігання; М1=0, Мо=1 - зсув у бік старших розрядів; М, = 1, Мо = 0- зсув у бік молодших розрядів; М1 = Мо = 1 - режим паралельного завантаження), входи синхронного паралельного завантаження D3D2D1D0, вхід С подачі імпульсів синхронізації, вхід R асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; синхронний D-тригер 7 зі входом R асинхронної установки у нульовий стан; перший і другий двовходові елементи І 8, 9; три інвертори 3, 11, 12; три елементи АБО-НІ 4, 13, 14; елемент І-НІ 10. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом першого та другого двовходових елементів І 8, 9. Вихід елемента І 8 сполучений зі входом асинхронної установки D-тригера в нульовий стан. Другий вхід елемента І 9 з'єднано з виходом елемента 10, а вихід - зі входами асинхронної установки лічильників у нульовий стан. Тактові входи лічильників 1,2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи D3D2D.,D0 паралельного завантаження регістра 1 утворюють входи налагодження формувача на задану шпаруватість вихідних імпульсів, входи D3D2D1Do паралельного завантаження регістра 2 утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Вихід Q0 (молодшого розряду) регістра 1 з'єднано зі входом інвертора 11 і входом елемента АБО-НІ 4, вихід якого з'єднано зі входом М0 налагоджування на заданий режим регістра 1 і входом елемента І-НІ 10, другий вхід елемента І-НІ 10 з'єднано з інверсним виходом D-тригера 7 (Q). Вихід інвертора 11 з'єднано зі входом DS3 послідовного внесення зі зсувом у бік молодших розрядів регістра 1 і першим входом елемента АБО-НІ 14, вихід якого утворює вихід F формувача. Другий вхід елемента АБО-НІ 14 з'єднано з виходом першого розряду (Q1,) регістра 1. Вихід третього розряду (Q3) регістра 1 з'єднано з другим входом елемента 4. Третій вхід елемента 4 з'єднано з виходом інвертора 3, вхід якого з'єднано зі входом М 1 налагоджування на заданий режим регістра 1, зі входом М0 налагоджування на заданий режим регістра 2 і виходом елемента 13, перший вхід якого з'єднано зі входом інвертора 12 і виходом Q0 нульового розряду регістра 2, а другий - з виходом Q3 третього розряду регістра 2. Вихід інвертора 12 з'єднано зі входом DS3 послідовного внесення зі зсувом у бік молодших розрядів регістра 2. Вхід М1 налагоджування на заданий режим регістра 2 з'єднано з рівнем логічної одиниці. Входи D3D2D1D0 паралельного завантаження регістра 1 утворюють входи b3b2b1b0 налагодження формувача на задану шпаруватість вихідних імпульсів, входи D3D2D1D0 паралельного завантаження регістра 2 утворюють входи а3а2а1а0 налагодження формувача на задану тривалість вихідних імпульсів. Максимальна кількість станів N чотирирозрядного лічильника Джонсона дорівнює 8. Повний граф переходів лічильника приведено на фіг. 2. Наявність входів D3D2D1D0 синхронного паралельного завантаження і можливість налагодження на цей режим дозволяє одержати кількість станів меншою 8. В таблиці (фіг. 3) приведена залежність значення управляючого слова, яке подається на входи завантаження 2 UA 105810 C2 5 10 15 20 25 30 35 40 45 50 55 60 D3D2D1D0, від необхідної кількості станів, забезпечуючих параметри вихідної послідовності імпульсів. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно тригера 7 і лічильників 1,2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригер 7 і обоє лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виходах Q3Q2Q1Q0 і рівень логічної одиниці на інверсному виході тригера 7, що веде до формування рівня логічної одиниці на виході елемента 13, логічного нуля на виході інвертора 3, логічної одиниці на виході елемента 4 і логічного нуля на виході елемента І-НІ 10, який з'єднано зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного 0 на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1, Q  0 ), формуючи рівень логічної одиниці на виході елемента І-НІ 10, а отже на вході та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R, знімаючи блокування нульового стану. Одиничне значення сигналів з виходів елементів 4, 13 поступає на входи М 1,М0 регістрів, готуючи їх до прийому інформації зі входів bо - b3, а0 - а3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження регістрів значеннями сигналів, які подаються на їх входи, тобто регістр 1 переходить у стан b3b2b1b0, а регістр 2-у стан а3а2а1а0. У результаті цього переходу сигнал на виході елемента 13 стане рівним 0, що забезпечує перехід регістра 2 у режим зсуву у бік молодших розрядів, а регістра 1-у режим зберігання. І тоді під час вступу другого і подальших тактових імпульсів зміст лічильника 2 змінюється у відповідності з алгоритмом функціонування лічильника Джонсона, зміст лічильника 1 залишається незмінним, доки вміст лічильника 2 не стане рівним 0, формуючи одиничне значення на виході елемента 13, що забезпечує перехід регістра 2 у режим завантаження, а регістра 1-у режим зсуву у бік молодших розрядів. І тоді під час вступу наступного тактового імпульсу знову відбувається паралельне завантаження лічильника 2 значеннями сигналів a3a2a1a0, вміст лічильника 1 зменшуватиметься змінюється у відповідності з алгоритмом функціонування лічильника Джонсона. Під час вступу другого і подальших тактових імпульсів вміст лічильника 2 знову змінюється у відповідності з алгоритмом функціонування лічильника Джонсона, а зміст лічильника 1 залишатися незмінним. Надалі процеси повторюються, доки зміст лічильників 1, 2 не стане рівним 0, тобто формувач повертається в початковий стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, після подачі імпульсу запуску, під час вступу на вхід С формувача послідовності імпульсів з періодом Т на виході F формувача генерується періодична послідовність імпульсів з перенастроюваною тривалістю, кратною періоду вхідних імпульсів, і перенастроюваною шпаруватістю, яка дорівнює цілому числу, значення яких визначаються значенням станів N1 лічильника 1 і N2 лічильника 2, яке у свою чергу залежить від значення управляючих слів, які подаються на входи b3b2b1b0 і входи а3а2а1а0 (ця залежність приведена в таблиці на фіг. 3): тривалість імпульсів tи=N2T тривалість періоду tи=N2N1T; шпаруватість Q=N.,. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан. Імпульс Stop, як правило, асинхронний відносно до імпульсів зовнішнього генератора і стану лічильників 1,2. Якщо у момент вступу імпульсу Stop лічильники знаходитимуться у нульовому стані, то при переході тригера 7 у нульовий стан на входах елемента І-НІ 10 буде сформований рівень логічної одиниці, а на його виході рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що призведе до переходу і блокування нульовому стану лічильників, а отже, до припинення процесу генерації. Якщо у момент вступу імпульсу Stop один з лічильників або обидва знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічного нуля на виході елемента 4, 3 UA 105810 C2 5 10 15 20 25 30 35 40 45 50 55 60 обумовлюючи рівень логічної одиниці на виході елемента І-НІ 10, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників 1, 2 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід лічильників у нульовий стан, на виході елемента І-НІ 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що призведе до переходу і блокування лічильників у нульовому стані, а отже, до припинення процесу генерації. На фіг. 4 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 5 - епюри, що ілюструють роботу для варіанта налагодження а3а2а1а0=0001, b3b2b1b0=1111, визначаючого значення станів лічильника 1 N1=5 і лічильника 2 N2=2, які у свою чергу визначають параметри вихідної періодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду вхідних імпульсів, і перенастроюваною шпаруватістю: tи=2Т, tп=8Т, Ти = 10Т, шпаруватість Q=5. Запропонований пристрій, який, на відміну від відомого, містить два лічильники, виконаних на зсувних регістрах за схемою лічильників Джонсона, дозволило звести час переходу формувача з одного стану у другий до мінімально можливого значення, яке визначається часом передачі сигналу проміж сусідніми розрядами регістра без додаткових міжрозрядних логічних елементів незалежно від кількості розрядів, що забезпечило підвищення швидкодії формувача до максимально можливого, яка визначається використовуваною елементною базою, а також зменшення кількості переключень, що забезпечило зменшення споживаної потужності. Запобігання використанню двійкового помножувача і двійкового суматора, а також введення нового складу елементів і нової організації взаємних з'єднань між ними забезпечило спрощення схеми формувачі і, як наслідок, спрощення технології його виготовлення, зменшення вартості. ФОРМУЛА ВИНАХОДУ Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, інвертор, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І, вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера у нульовий стан, вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора, входи паралельного завантаження першого і другого лічильників утворюють входи налагодження формувача на задані параметри вихідних імпульсів, який відрізняється тим, що в нього введено другий і третій інвертори, перший, другий і третій елементи АБО-НІ, елемент І-НІ, а замість типових двійкових лічильників введено лічильники, кожен з яких виконано на реверсивних зсувних регістрах за схемою лічильника Джонсона, кожен з яких має два входи послідовного внесення, два входи налагоджування на заданий режим, при цьому вихід молодшого розряду першого регістра з'єднано зі входом другого інвертора і першим входом першого елемента АБО-НІ, вихід якого з'єднано з нульовим входом налагоджування на заданий режим першого регістра і першим входом елемента I-НІ, вихід якого з'єднано з другим входом другого елемента І, другий вхід елемента І-НІ з'єднано з інверсним виходом D-тригера, вихід другого інвертора з'єднано зі входом послідовного внесення зі зсувом у бік молодших розрядів першого регістра і першим входом третього елемента АБО-НІ, вихід якого утворює вихід формувача; другий вхід третього елемента АБО-НІ з'єднано з виходом першого розряду першого регістра, вихід третього розряду першого регістра з'єднано з другим входом першого елемента АБО-НІ, третій вхід першого елемента АБО-НІ з'єднано з виходом першого інвертора, вхід якого з'єднано з першим входом налагоджування на заданий режим першого регістра, нульовим входом налагоджування на заданий режим другого регістра і виходом другого двовходового елемента АБО-НІ, перший 4 UA 105810 C2 5 вхід якого з'єднано зі входом третього інвертора і виходом нульового розряду другого регістра, а другий - з виходом третього розряду другого регістра, вихід третього інвертора з'єднано зі входом послідовного внесення зі зсувом у бік молодших розрядів другого регістра, перший вхід налагоджування на заданий режим другого регістра з'єднано з рівнем логічної одиниці, входи паралельного завантаження першого регістра утворюють входи налагодження формувача на задану шпаруватість вихідних імпульсів, входи паралельного завантаження другого регістра утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. 5 UA 105810 C2 Комп’ютерна верстка Д. Шеверун Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6