Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу

Реферат: Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; двовходовий елемент АБО; двовходовий елемент І-НІ; ланцюжок. Що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, два двовходових елемента І. Введено другий синхронний D-тригер зі входом асинхронної установки у нульовий стан, двовходовий елемент АБО-НІ, вихід якого утворює вихід формувача. UA 86548 U (54) ФОРМУВАЧ ІМПУЛЬСІВ З ПЕРЕНАСТРОЮВАНОЮ ТРИВАЛІСТЮ І ШПАРУВАТІСТЮ, ЯКА ДОРІВНЮЄ ЦІЛОМУ ЧИСЛУ UA 86548 U UA 86548 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначено для формування імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972. Патенти України на корисну модель №№ 61886, 62517, 62519, 62520. Недолік відомих пристроїв - обмежені функціональні можливості. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу (патент України на корисну модель № 63377 от 10.10.2011. Бюл. № 19, 2011 p.), який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; двовходовий елемент АБО; двовходовий елемент І-НІ; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, два двовходових елемента І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з першими входами двох елементів І; вихід першого з яких з'єднано зі входом асинхронної установки D-тригера у нульовий стан, а другого зі входами асинхронної установки у нульовий стан лічильників; вихід переповнювання першого і другого лічильників з'єднано зі входами елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів. Недолік відомого пристрою - складність схеми формувача, технології його виготовлення і, як наслідок, висока вартість, обумовлені необхідністю використання двійкового помножувача і двійкового суматора. В основу корисної моделі поставлено задачу удосконалення формувача імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечити спрощення схеми формувача і, як наслідок, спрощення технології його виготовлення, зменшення споживаної потужності і вартості. Поставлена задача вирішується тим, що в формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; двовходовий елемент АБО; двовходовий елемент І-НІ; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, два двовходових елемента І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з першими входами двох елементів І; вихід першого з яких з'єднано зі входом асинхронної установки D-тригера у нульовий стан, а другого зі входами асинхронної установки у нульовий стан лічильників; вихід переповнювання першого і другого лічильників з'єднано зі входами елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, відповідно до корисної моделі, введено другий синхронний D-тригер зі входом асинхронної установки у нульовий стан, двовходовий елемент АБО-НІ, вихід якого утворює вихід формувача, при цьому, перший вхід елемента АБОНІ з'єднано з виходом переповнювання першого лічильника, а другий - з інверсним виходом другого D-тригера і першим входом елемента І-НІ, другий вхід якого з'єднано з інверсним виходом першого D-тригера, а вихід - з другим входом другого елемента І; інформаційний вхід другого D-тригера з'єднано з виходом елемента АБО; вихід переповнювання другого лічильника 1 UA 86548 U 5 10 15 20 25 30 35 40 45 50 55 60 з'єднано з його входом дозволу синхронного паралельного завантаження і входом дозволу режиму лічбі першого лічильника; тактовий вхід другого D-тригера з'єднано зі входом формувача; вхід асинхронної установки другого D-тригера у нульовий стан з'єднано з виходом другого елемента І; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану шпаруватість вихідних імпульсів; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Технічний результат, як наслідок цих властивостей - спрощення схеми формувача і, як наслідок, спрощення технології його виготовлення, зменшення споживаної потужності і вартості. На фіг. 1 приведена схема формувача. Формувач містить два реверсивні двійкові лічильники 1, 2, налагоджених на режим віднімання, кожен з яких має вхід С подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання U, вхід L дозволу синхронного паралельного завантаження і входи D0-D3 подачі даних при завантаженні, вхід дозволу режиму лічби Р0, вхід R асинхронної установки у нульовий стан, вихід переповнювання Р4; два синхронних D-тригера 7, 11 зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; двовходовий елемент АБО 4; двовходовий елемент АБО-НІ 3; два двовходових елемента І 8, 9; двовходовий елемент І-НІ 10. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з першими входами елементів 8, 9, вихід першого з яких з'єднано зі входом R тригера 7, а другого зі входами R лічильників і тригеpa 11. Вихід переповнювання Р 4 лічильника 1 з'єднано з першими входами елемента АБО 4 і АБО-НІ 3. Другий вхід елемента АБО 4 з'єднано з виходом переповнювання Р4 лічильника 2, з його входом L дозволу синхронного паралельного завантаження і входом Р0 дозволу режиму лічби лічильника 1. Вихід елемент АБО 4 з'єднано зі входом L дозволу синхронного паралельного завантаження лічильника 1 і інформаційним входом D-тригера 11. Другий вхід елемента АБО-НІ 3, вихід якого утворює вихід формувача F, з'єднано з інверсним виходом D-тригера 11 і першим входом елемента І-НІ 10, другий вхід якого з'єднано з інверсним виходом D-тригера 7, а вихід - з другим входом елемента І 9. Вихід елемента І 9 з'єднано зі входами асинхронної установки у нульовий стан лічильників 1, 2 і тригера 11. Тактові входи лічильників 1, 2 і тригера 11 сполучені між собою, утворюючи вхід С формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід D-тригера 7 утворює вхід подачі імпульсів запуску (Start). Другий вхід елемента I 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Входи D0-D3 паралельного завантаження лічильника 1 утворюють входи b 0-b3 налагодження формувача на задану шпаруватість вихідних імпульсів. Входи D 0-D3 паралельного завантаження лічильника 2 утворюють входи а0-а3 налагодження формувача на задану тривалість вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно тригерів 7, 11 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 7, 11 і обоє лічильники переходять у нульовий стан, формуючи рівень логічного нуля на виходах переповнювання Р4 лічильників 1, 2 і рівень логічної одиниці на інверсних виходах тригерів 7, 11, що веде до формування рівня логічного нуля на виході елемента І-НІ 10, який з'єднано зі входом елемента I 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників і тригера 11 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан ( Q  1 , Q  0 ), формуючи рівень логічної одиниці на виході елемента І-НІ 10, а отже на вході та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R тригера 11 і лічильників 1, 2, знімаючи блокування нульового стану. Нульове значення сигналу з виходів переповнювання Р4 лічильників 1, 2 поступає на входи елемента 2 UA 86548 U 5 10 15 20 25 30 35 40 45 50 55 60 АБО 4 і далі на інформаційний вхід тригера 11, готуючи його до підтвердження нульового стану, і вхід L дозволу синхронного паралельного завантаження лічильника 1, готуючи його до прийому інформації зі входів b0-b3. Нульове значення з виходу Р4 лічильника 2, яке поступає на його вхід L дозволу синхронного паралельного завантаження, також готує його до прийому інформації з його входів а0-а3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, а лічильника 2 значеннями сигналів а3а2а1а0, нульовий стан тригера 11 буде залишатися незмінним. У результаті цього переходу сигнал на виходах переповнювання лічильників дорівнює рівню логічної одиниці, що веде до формування рівня логічної одиниці на входах дозволу синхронного паралельного завантаження L лічильників 1, 2, на вході дозволу режиму лічби лічильника 1 і на інформаційному вході тригера 11, тобто лічильник 1 переходить в режим зберігання, лічильник 2 - в режим лічби, тригер 11 - в режим підготовки до переходу в одиничній стан. І тоді під час вступу другого тактового імпульсу тригер 11 переходіть в одиничний стан, зміст лічильника 2 зменшуватиметься на одиницю, а стан лічильника 1 залишатися незмінним (рівним b 3b2blb0). Під час вступу подальших тактових імпульсів одиничний стан тригера 11 і зміст лічильника 1 залишатися незмінними, зміст лічильника 2 зменшуватиметься на одиницю, доки зміст лічильника 2 не стане рівним 0, формуючі нульове значення на інформаційному вході тригера 11, на вході дозволу режиму синхронного паралельного завантаження лічильника 2 і на вході дозволу режиму лічби лічильника 1, і тоді під час вступу наступного тактового імпульсу знову відбувається паралельне завантаження лічильника 2 значеннями сигналів а 3а2а1а0, зміст лічильника 1 зменшуватиметься на одиницю. Надалі процеси повторюються, доки зміст лічильників 1, 2 не стане рівним 0 і тоді під час вступу наступного тактового імпульсу тригер 11 переходіть у нульовий стан, лічильник 1 у стан b3b2b1b0, лічильник 2 у стан а3а2а1а0, тобто формувач повертається в початковий стан, який був після приходу першого імпульсу, надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, тобто після подачі імпульсу запуску (Start), під час вступу на вхід С формувача послідовності імпульсів з періодом Т на виході F формувача генерується періодична послідовність імпульсів з перенастроюваною тривалістю, кратною періоду вхідних імпульсів, і перенастроюваною шпаруватістю, яка дорівнює цілому числу, значення яких визначаються значенням управляючих слів, які подаються на входи b3b2b1b0 і входи а3а2а1а0: тривалість імпульсів tи  А  1Т ; тривалість паузи tп  А  1ВТ ; тривалість періоду Tи  А  1В  1Т ; шпаруватість Q  Tи : tи  В  1 . Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан. Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора, до стану D-тригера 11 і лічильників 1, 2. Якщо у момент вступу імпульсу Stop тригер 11 знаходитиметься у нульовому стані, то при переході тригера 7 у нульовий стан на входах елемента I-НІ 10 буде сформований рівень логічної одиниці, а на його виході рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що призведе до переходу і блокування лічильників 1, 2 і тригера 11 у нульовому стані, а отже, до припинення процесу генерації. Якщо у момент вступу імпульсу Stop тригер 11 знаходитиметься у одиничному стані, яке характеризується рівнем логічного нуля на його інверсному виході, з'єднаного зі входом елемента І-НІ 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників 1, 2 і тригера 11 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід тригера 11 у нульовий стан, на виході елемента І-НІ 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що призведе до переходу і блокування лічильників 1, 2 і тригера 11 у нульовому стані, а отже, до припинення процесу генерації. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів D-тригера 11, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження 3 UA 86548 U 5 10 15 20 25 30 35 40 а3а2а1а0=0011, b3b2b1b0=0010, визначаючого параметри вихідної періодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду вхідних імпульсів, і перенастроюваною шпаруватістю: tи  4Т , tп  8Т , Ти  12Т , шпаруватість Q  3 . На відміну від відомого пристрою для формування імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, запобігання використання двійкового помножувача і двійкового суматора, а також введення нового складу елементів і нової організації взаємних з'єднань між ними забезпечує спрощення схеми формувача і, як наслідок, спрощення технології його виготовлення, зменшення споживаної потужності і вартості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач імпульсів з перенастроюваною тривалістю і шпаруватістю, яка дорівнює цілому числу, який містить два реверсивні двійкові лічильники, налагоджених на режим віднімання, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; двовходовий елемент АБО; двовходовий елемент І-НІ; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, два двовходових елемента І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з першими входами двох елементів І; вихід першого з яких з'єднано зі входом асинхронної установки Dтригера у нульовий стан, а другого зі входами асинхронної установки у нульовий стан лічильників; вихід переповнювання першого і другого лічильників з'єднано зі входами елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження першого лічильника; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів, який відрізняється тим, що введено другий синхронний D-тригер зі входом асинхронної установки у нульовий стан, двовходовий елемент АБО-НІ, вихід якого утворює вихід формувача, при цьому, перший вхід елемента АБО-НІ з'єднано з виходом переповнювання першого лічильника, а другий - з інверсним виходом другого D-тригера і першим входом елемента І-НІ, другий вхід якого з'єднано з інверсним виходом першого D-тригера, а вихід - з другим входом другого елемента І; інформаційний вхід другого D-тригера з'єднано з виходом елемента АБО; вихід переповнювання другого лічильника з'єднано з його входом дозволу синхронного паралельного завантаження і входом дозволу режиму лічбі першого лічильника; тактовий вхід другого Dтригера з'єднано зі входом формувача; вхід асинхронної установки другого D-тригера у нульовий стан з'єднано з виходом другого елемента І; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану шпаруватість вихідних імпульсів; входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. 4 UA 86548 U 5 UA 86548 U 6 UA 86548 U Комп’ютерна верстка Д. Шеверун Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 7