Формувач багатофазних симетричних серій імпульсів з перенастроюваною тривалістю і кількістю їх в серії

Реферат: Формувач багатофазних симетричних серій імпульсів з перенастроюваною тривалістю і кількістю їх в серії належить до імпульсної, обчислювальної і вимірювальної техніки. Формувач багатофазних симетричних серії імпульсів з перенастроюваною тривалістю і кількістю їх в серії містить два лічильники, два синхронних тригери зі входом асинхронної установки у нульовий стан, демультиплексор, три двовходових елементи АБО, два двовходових елементи І, ланцюжок, що складається з послідовно з'єднаного резистора і конденсатора. Технічним результатом є розширення області використання і функціональних можливостей формувача. UA 107023 C2 (12) UA 107023 C2 UA 107023 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід стосується імпульсної техніки і призначено для формування багатофазних симетричних серій імпульсів з перенастроюваною тривалістю і кількістю їх в серії. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Патенти на корисну модель України №№ 61846, 62518, 63179, 65452, 76443. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач багатофазних симетричних серії імпульсів з перенастроюваною тривалістю і кількістю їх в серії (патент України на корисну модель № 65452, бюл. № 23, 2011), що містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; перший і другий синхронної D-тригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елемента АБО; демультиплексор; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого тригера у нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів; другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом першого тригера, вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача, тактової входи лічильника і другого тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І, входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз). Недолік відомого пристрою - обмежені функціональні можливості. В основу винаходу поставлена задача удосконалення формувача формування багатофазних симетричних серій імпульсів з перенастроюваною тривалістю і кількістю їх в серії шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач багатофазних симетричних серії імпульсів з перенастроюваною тривалістю і їх в серії, що містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; перший другий синхронної D-тригери зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; два елементи АБО; демультиплексор; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки першого тригера у нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом першого тригера, вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача, тактової входи лічильника і другого тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І, входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів (фаз), відповідно до виноходу введено JK-тригер (заміст другого D-тригера), третій двовходовий 1 UA 107023 C2 5 10 15 20 25 30 35 40 45 50 55 60 елемент АБО і другий реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, який з'єднано з його входами дозволу режиму рахування, зі входами J і К другого тригера, з першим входом третього елемента АБО, другий вхід якого з'єднано з прямим виходом JK-тригера і керуючим входом демультиплексора, вихід третього елемента АБО з'єднано з другим входом другого елемента АБО, другий вхід першого елемента АБО з'єднано з виходом другого елемента АБО, вихід якого з'єднано з другим входом першого елемента АБО, вхід асинхронної установки у нульовий стан JK-тригера і другого лічильника з'єднано з виходом другого елемента І, тактовий вхід другого лічильника з'єднано з тактовим входом першого лічильника; вхід дозволу режиму рахування другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: два реверсивні двійкові лічильники 1, 2, налагоджені на режим віднімання, кожен з яких має вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних D0-D3, вхід Р0 дозволу/заборони режиму лічби, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р 4; JK-тригер 3 зі входом R асинхронної установки у нульовий стан; демультиплексор 4; резистор 5 і конденсатор 6; синхронний D-тригер 7, зі входом R асинхронної установки у нульовий стан; перший і другий двовходові елементи І (8, 9); перший, другий і третій двовходові елементи АБО 10, 11, 12. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 з'єднана з інформаційним входом D-тригера 7, з одним входом елементів 8, 9. Другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 8 з'єднано зі входом асинхронної установки D-тригера 7 у нульовий стан. Другий вхід елемента 9 з'єднано з виходом елемента 10. Один з входів елемента 10 поєднаний з виходом D-тригера 7, другий - з виходом елемента 11 і входом дозволу синхронного паралельного завантаження L лічильника 1. Вихід переповнювання Р4 лічильника 1 з'єднано зі входом елемента 11. Виходи розрядів (Q0-Q3) лічильника 1 з'єднано з відповідними адресними входами (А 0-А3) демультиплексора 4, виходи якого утворюють виходи формувача (F 0-F15). Вихід переповнювання Р4 лічильника 2 з'єднано з його входом Р0 дозволу режиму лічби, зі входами J і К тригера 3 і входом елемента АБО 12, другий вхід якого з'єднано з виходом JK-тригера 3 і керуючим входом Е демультиплексора 4. Вихід елемента АБО 12 з'єднано зі входом Р0 дозволу режиму рахування лічильника 1 і з другим входом елемента АБО 11, вихід якого з'єднано з другим входом елемента АБО 10 і входом L дозволу синхронного паралельного завантаження лічильника 1. Входи R асинхронної установки у нульовий стан лічильників 1, 2 і тригера 3 з'єднано з виходом елемента І 9. Тактової входи С лічильників 1, 2 і тригера 3 утворюють вхід формувача С - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження (D0-D3) лічильника 1 утворюють входи (d0-d3) налагодження формувача на задану кількість каналів (фаз). Входи завантаження (D 0-D3) лічильника 2 утворюють входи (а0-а3) налагодження формувача на задану тривалість вихідних імпульсів. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно тригера 7, лічильників 1, 2 і тригера 3. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 7, 3 і обидва лічильники переходять в нульовий стан, формуючи рівень логічного нуля відповідно на виходах Q тригерів 7, 11 і на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня нуля на виході елемента АБО 10, з'єднаного зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень нуля на входах R асинхронної установки тригера 3 і лічильників 1, 2 у нульовий стан. Оскільки 2 UA 107023 C2 5 10 15 20 25 30 35 40 45 50 55 60 режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригера 3 і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q1=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 10, а отже на вході та виході елемента І 9, що забезпечує рівень логічної одиниці на входах R лічильників 1, 2 і тригера 3, знімаючи блокування нульового стану. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 надходить на вхід елемента 11, а нульове значення сигналу з виходу переповнювання Р 4 лічильника 2 надходить на входи J і К тригера 3, вхід елемента 12 і на його вхід дозволу паралельного завантаження L (готуючи лічильник 2 до прийому інформації зі входів а0-а3). Нульове значення сигналу з виходу тригера 3 надходить на другий вхід елемента 12 і далі на вхід елемента 11 і вхід дозволу синхронного паралельного завантаження L лічильника 1, готуючи його до прийому інформації зі входів d0-d3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід тригера 3 в одиничний стан і паралельне завантаження лічильників 1, 2 значеннями сигналів, що подаються на відповідні входи, тобто лічильник 1 переходить у стан D=d 3d2d1d0, лічильник 2 переходить у стан А=a3a2a1a0, що веде до формування одиничного значення на виходах переповнення. У результаті цього лічильник 2 переходить в режим лічби, а тригер 3 і лічильник 1 - в режим зберігання, при цьому на виходах Q3Q2Q1Q0 лічильника 1, тобто на адресних входах демультиплексора формується значення, яке дорівнює D=d3d2d1d0, що веде до формування одиничного значення на виході FD демультиплексора (формувача), номер якого співпадає зі значенням D. Під час вступу другого і подальших тактових імпульсів, одиничний стан тригера 3 і зміст лічильника 1 буде залишатися незмінним (рівним D=d 3d2d1d0), що забезпечує незмінність одиничного значення на виході формувача, номер якого співпадає зі значенням D, а стан лічильника 2 буде зменшуватиметься на одиницю до тих пор, поки зміст лічильника 2 не стане рівним 0, що веде до формування нульового значення на входах J і К тригера 3 і на вході L лічильника 2, тобто тригер 3 переходіть в режим лічби, а лічильник 2 в режим завантаження, режим зберігання лічильника 1 залишиться незмінним і тоді під час вступу чергового тактового імпульсу С по його фронту відбувається перехід тригера 3 у нульовий стан, що веде до заборони виходів демультиплексора, тобто формування рівня логічного нуля. Лічильник 2 знову переходить у стан А=а3а2а1а0, що забезпечує режим зберігання нульового стану тригера 3 і зміст лічильника 1, а лічильник 2 знову переходить в режим лічби. Під час вступу подальших тактових імпульсів процеси аналогічні, до тих пор, поки зміст лічильника 2 знову не стане рівним 0, при цьому на виході елемента 12, тобто на вході Р 0 дозволу режиму лічби лічильника 1, на входах J і К тригера 3 і на вході L лічильника 2 формується нульове значення, що забезпечує режим лічби лічильника 1, тригера 3 і режим завантаження лічильника 2. І тоді з приходом наступного тактового імпульсу тригер 3 переходить в одиничний стан, лічильник 2 знову переходить у стан А=а3а2а1а0, лічильника 1 переходить у стан (d3d2d1d0-1), що веде до формування одиничного значення на виході демультиплексора (тобто на виході формувача), номер якого співпадає зі значенням (D-1), тобто на виході FD-1. Надалі процеси аналогічні, до тих пор, поки зміст лічильників і стан тригера 3 не стане рівним 0, тобто формувач повернеться у початковий після подання імпульсу запуску стан і зі вступом наступних тактових імпульсів все буде повторятися. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на (D+1) його виходах (починаючи з виходу FD, номер якого співпадає зі значенням d3d2d1d0, і закінчується виходом з нульовим індексом - F0) генерується симетрична послідовність імпульсів параметри яких (тривалість імпульсу - tи, тривалість паузи - tп, кількість імпульсів в серії - N) визначаються значенням управляючих слів А і D: tи=tп=(В+1)Т, N=(D+1). Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його у нульовий стан (Q1=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану тригера 3 і лічильників 1, 2. Якщо у момент вступу тактового імпульсу тригер 3 і обидва лічильники знаходитимуться у нульовому стані, то при переході тригера 7 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та 3 UA 107023 C2 5 10 15 20 25 виході елемента І 9, тобто на входах R лічильників, що призведе до блокування їх нульового стану, тобто припинення генерації. Якщо у момент вступу тактового імпульсу лічильник 1, 2 або тригер 3 знаходитиметься у стані, відмінному від нульового, який характеризується рівнем логічної одиниці на виходах, з'єднаних зі входами елементів АБО 12, 11, 10, обумовлюючи рівень логічної одиниці на його виходах, що обумовлює одиничне значення на вході елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 10, а отже, на входах R тригера 3 і лічильників буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню наступних імпульсів у даному випадку настроювання. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід тригера 3 і обох лічильників у нульовий стан (закінчення формування імпульсу на виході F0), на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильників, тобто припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 1, середнє кільце - граф переходів лічильника 2, нижнє кільце - граф переходів тригера 3) із загальною вершиною, відповідною нульовому стану тригера 3 і лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження А=2, D=3, визначаючого параметри вихідної послідовності імпульсів, тобто тривалість імпульсів - tи=tп=(В+1)Т=3Т, кількість імпульсів в серії (кількість фаз) - N=(D+1)=4. На відміну від відомого пристрою формування послідовності багатофазних серії імпульсів з перенастроюваною тривалістю і кількістю імпульсів в серії розширює область використання і функціональної можливості формувача. ФОРМУЛА ВИНАХОДУ 30 35 40 45 50 55 60 Формувач багатофазних симетричних серій імпульсів з перенастроюваною тривалістю і кількістю їх в серії, що містить реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, перший і другий синхронні Dтригери зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, два елементи АБО, демультиплексор, загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого тригера, з одним входом елементів І, вихід першого елемента І з'єднано зі входом асинхронної установки першого тригера у нульовий стан, другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідної послідовності імпульсів, другий вхід другого елемента І з'єднано з виходом першого елемента АБО, один з входів якого з'єднано з виходом першого тригера, вихід переповнювання лічильника з'єднано з першим входом другого елемента АБО, вихід якого з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, виходи розрядів лічильника з'єднано з відповідними адресними входами демультиплексора, виходи якого утворюють виходи формувача, тактової входи лічильника і другого тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора, вхід асинхронної установки лічильника у нульовий стан з'єднано з виходом другого елемента І, входи паралельного завантаження даних лічильника утворюють входи налагодження формувача на задану кількість каналів/фаз, який відрізняється тим, що в нього введено JK-тригер, третій двовходовий елемент АБО і другий реверсивний двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання, який з'єднано з його входами дозволу режиму рахування, зі входами J і К другого тригера, з першим входом третього елемента АБО, другий вхід якого з'єднано з прямим виходом JK-тригера і керуючим входом демультиплексора, вихід третього елемента АБО з'єднано з другим входом другого елемента АБО, другий вхід першого елемента АБО з'єднано з виходом другого елемента АБО, вихід якого з'єднано з другим входом першого елемента АБО, вхід асинхронної установки у нульовий стан JK-тригера і другого лічильника з'єднано з виходом другого елемента І, тактовий вхід другого лічильника з'єднано з 4 UA 107023 C2 тактовим входом першого лічильника, вхід дозволу режиму рахування другого лічильника з'єднано з рівнем логічного нуля, входи паралельного завантаження другого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. 5 UA 107023 C2 Комп’ютерна верстка І. Скворцова Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6