Формувач періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи

Реферат: Формувач періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи, що містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора. Додатково містить третій елемент І; елемент АБО-НІ; елемент інверсія складання по модулю два (NOXOR), перший, другий і третій синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-010-101011-110-100-000 (0-1-2-5-3-6-4–0). UA 113670 U (12) UA 113670 U UA 113670 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Відомі формувачі періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю (патенти України на корисну модель, 61886, 62517, 62520, 62522, 62525). Недоліком цих пристроїв є складність структури, технології їх виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. Найближчим аналогом за технічною суттю і результатом, що досягається, є формувач періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю, яка дорівнює семи (патент України на корисну модель 62519), що містить: синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елемента АБО; перший і другий двох входові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому, вихід переповнювання першого лічильника з'єднано зі входом інвертора; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки Dтригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою складність структури, технології його виготовлення і, як наслідок, висока споживана потужність, висока вартість, які обумовлені необхідністю використання двох реверсивних двійкових лічильників, а також двійкового суматора. В основу корисної моделі поставлена задача удосконалення формувача періодичної послідовності імпульсів з програмованою тривалістю фіксованою шпаруватістю, яка дорівнює семи, шляхом введення нового складу елементів І нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що формувач періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи, що містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану 1 UA 113670 U 5 10 15 20 25 30 35 40 45 50 55 60 тривалість вихідних імпульсів, згідно з корисною моделлю, додатково введено третій елемент І; елемент АБО-НІ; елемент інверсії складання по модулю два (NOXOR), перший, другий і третій синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-010-101-011-110-100000 (0-1-2-5-3-6-4–0), при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, першим входом елемента NOXOR і першим входом третього елемента І, вихід якого, утворює вихід формувача; прямий вихід другого DL-тригера з'єднано зі входом D третього DL-тригера і другим входом третього елемента І; прямий вихід третього DL-тригера з'єднано з другим входом елемента NOXOR, вихід якого з'єднано зі входом D першого DLтригера; вихід молодшого розряду першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входами L DLтригерів; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ; тактової входи DL-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DL-тригерів з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, яка забезпечує досягнення технічного результату. Технічний результат, як наслідок цих властивостей - спрощення структури формувача, технології його виготовлення і, як наслідок, зменшення споживаної потужності і зниження вартості. На фіг. 1 наведена принципова схема формувача. Формувач містить: перший реверсивний двійковий лічильник (1), налагоджений на режим віднімання, який має вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження Li входи подачі даних D0-D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; синхронний D-тригер (2) зі входом асинхронної установки у нульовий стан; перший (3), другий (4) і третій (5) синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-010-101-011-110-100-000 перший (6), другий (7) і третій (8) елементи І; перший (9) і другий (10) елементи АБО; елемент АБО-НІ (11); елемент NOXOR (12); інвертор (13) ланцюжок, що складається з послідовно з'єднаних резистора (14) і конденсатора (15). Прямий вихід тригера 2 з'єднано зі входом D тригера 3, з першими входами елементів 8, 12. Прямий вихід тригера 3 з'єднано зі входом D тригера 4 і другим входом елемента 8, вихід якого, утворює вихід формувача F. Прямий вихід тригера 4 з'єднано з другим входом елемента 12, вихід якого з'єднано зі входом D першого тригера 2. Вихід елемента 8 з'єднано з другим входом елемента 9. Вихід молодшого розряду (Q1) лічильника 1 з'єднано зі входом інвертора 13, вихід якого з'єднано з першим входом елемента 11. Вихід інвертора 13 з'єднано з першим входом елемента 11. Вихід елемента 11 з'єднано зі входами L DL-тригерів. Виходи другого (Q1) третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 10, вихід якого з'єднано з другим входом елемента 11 і входом L лічильника 1. Загальна точка послідовно сполучених резистора 13 і конденсатора 15 з'єднана зі входом D-тригера 2, входом елемента 6 і входом елемента 7, вихід якого з'єднано зі входами асинхронної установки у нульовий стан першого і другого лічильників. Другий вхід елемента 6 утворює вхід зупинки (Stop) формування вихідних імпульсів. Вихід елемента 6 з'єднано зі входом асинхронної установки тригера 2 у нульовий стан. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи b3b2b1b0 програмування формувача на задану тривалість імпульсів на виході. Тактові входи С лічильника 1 і DL-тригерів сполучені між собою, утворюють вхід формувача - вхід подачі періодичної послідовності імпульсів С з виходу зовнішнього генератора. Тактовий вхід С тригера 2 утворює вхід запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 13 і конденсатора 15, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан лічильника 1 і тригерів 2, 3, 4, 5. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник 1 переходять у нульовий стан, формуючи рівень логічного нуля на прямих виходах і на виході переповнювання Р4 лічильника 1, на прямих виходах DL-тригерів, на виході елемента 10, на вході дозволу 2 UA 113670 U 5 10 15 20 25 30 35 40 45 50 55 60 синхронного завантаження лічильника 1, одиничне значення на виході інвертора, нульове значення на виході елемента 11 і на виході елемента 8 (на виході формувача), що веде до формування рівня логічного нуля на виході елемента 9, який з'єднаний зі входом елемента 7, що забезпечує підтвердження рівня логічного нуля на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 15, формуючи рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і DL-тригерів. Оскільки режим асинхронної установки у нульовий стан має пріоритет відносно до всіх останніх режимів, доти, поки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень нуля, нульовий стан лічильника і DL-тригерів і нульове значення на виході формувача залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на вхід С тригера 2 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 9, а отже на вході та виході елемента 7, що забезпечує рівень логічної одиниці на входах R лічильника і DLтригерів, знімаючи блокування нульового значення, у результаті чого лічильник 1 переходить у режим готовності до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3-D0, що веде до формування одиничного значення на виході переповнення лічильника 1, одиничного значення на виході елемента 10, до заборони режиму завантаження і дозволу режиму лічби (віднімання) лічильника 1. Оскільки нульове значення на виході елемента 11 залишилось незмінним, то нульовий стан DL-тригерів залишається незмінним. Під час вступу наступного і подальших тактових імпульсів зміст лічильника 1 зменшуватиметься, а нульовий стан DL-тригерів залишиться незмінним, тобто залишиться незмінним нульове значення на прямих виходах DL-тригерів і на виході формувача доти, поки зміст лічильника 1 не стане рівним 0001. У результаті цього переходу на виході елемента 10 і на вході L лічильника 1 формується рівень логічного нуля, а на виході елемента 11 формується рівень логічної одиниці, що веде до переходу лічильника 1 в режим завантаження, а другого лічильника (DL-тригерів) - в режим переходу у наступний стан, і тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів b3b2b1b0, які подаються на відповідні входи D3D0, що веде формування одиничного значення на виході елемента 10 (на вході L лічильника 1), що знову веде до заборони режиму завантаження, дозволу режиму лічби (віднімання) лічильника 1 а перший DL-тригер переходить в одиничний стан. Нульове значення на виході елемента 8, тобто на виході формувача. Під час вступу подальших тактових імпульсів процеси аналогічні. Як тільки другий лічильник перейде у стан 011 на виході елемента 8, тобто на виході формувача буде сформовано рівень логічної одиниці, який буде залишатися незмінним, пока другий лічильник не перейде у наступний стан (110). Під час вступу подальших тактових імпульсів процеси аналогічні (проілюстровано на графах переходів - фіг. 2 і на часових діаграмах - фіг. 3). Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Τ на виході формувача генерується періодична послідовність імпульсів з фіксованою шпаруватістю, яка дорівнює семи, програмованою тривалістю імпульсів (tи), яка визначається значенням управляючого слова В - tи=BT, і затримкою (tз) початку формування відносно стартового імпульсу, значення якої також залежить від значенням управляючого слова В і моменту вступу імпульсу Start (4BT< tз < (4В+1)Т). Зупинка процесу формування послідовності імпульсів на виході формувача здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), який формує нульовий рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний відносно до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу першого тактового імпульсу після подачі імпульсу Stop другий лічильник (DL-тригери) знаходитиметься у стані, відмінному від 011, в якому значення сигналу на виході елемента 8 дорівнює нулю (F=0), то при переході тригера 5 у нульовий стан (Q=0) на входах елемента 9 і його виході буде сформований рівень логічного нуля, обумовлюючи рівень нуля на вході та виході елемента 7 (на входах установки у нульовий стан лічильника 1 і DL-тригерів), що призведе до переходу лічильників у нульовий стан, тобто припинення процесу генерації. Якщо у момент вступу другий лічильник знаходитиметься у стані 011, як характеризується рівнем логічної одиниці на виході елемента 8, з'єднаного зі входом елемента 9, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 7, припинення генерації 3 UA 113670 U 5 10 15 20 не станеться, оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 15, який зарядився при включенні джерела живлення, то на виході елемента 7, а отже, і на входах R лічильника 1 і DL-тригерів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу Stop припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших тактових імпульсів, коли відбуватиметься перехід другого лічильника 2 у наступний стан (110) на виході елемента 8 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виходах і на виходах елементів 9, 7, що приведе до переходу і блокування нульового стану лічильника 1 і DL-тригерів, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (нижнє кільце - граф переходів лічильника 1, верхнє - граф переходів циклічного пристрою (другого лічильника), середнє кільце - значення сигналу на виході формувача) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - часові діаграми, що пояснюють роботу для варіанта програмування В=3, визначаючого параметри вихідної послідовності імпульсів тривалість імпульсів дорівнює 3Т, шпаруватість імпульсів дорівнює семи, тривалість затримки початку формування відносно стартового імпульсу знаходиться у межах більше 12Т і менше 13Т. На відміну від відомого пристрою формування періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи, поширює область застосування формувача і його функціональні можливості, а запобігання використанню суматора спрощує cxeму. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 25 30 35 40 45 50 55 Формувач періодичної послідовності імпульсів з програмованою тривалістю, затримкою початку формування відносно стартового імпульсу і фіксованою шпаруватістю, яка дорівнює семи, що містить синхронний D-тригер зі входом асинхронної установки у нульовий стан; реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання, вхід дозволу режиму синхронного паралельного завантаження і входи завантаження; інвертор; перший і другий елементи АБО; перший і другий двовходові елементи І; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, зі входами першого і другого елементів І; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід D-тригера з'єднано з першим входом першого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входом асинхронної установки лічильника у нульовий стан; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; входи паралельного завантаження лічильника, утворюють входи програмування формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що в нього введено: третій елемент І; елемент АБО-НІ; елемент інверсія складання по модулю два (NOXOR), перший, другий і третій синхронні DL-тригери зі входом асинхронної установки у нульовий стан, які утворюють циклічний пристрій (другий лічильник) з послідовністю переходів 000-001-010-101-011-110-100000 (0-1-2-5-3-6-4–0), при цьому прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера, першим входом елемента NOXOR і першим входом третього елемента І, вихід якого утворює вихід формувача; прямий вихід другого DL-тригера з'єднано зі входом D третього DL-тригера і другим входом третього елемента І; прямий вихід третього DL-тригера з'єднано з другим входом елемента NOXOR, вихід якого з'єднано зі входом D першого DL-тригера; вихід молодшого розряду першого лічильника з'єднано зі входом інвертора, вихід якого з'єднано з першим входом елемента АБО-НІ; вихід елемента АБО-НІ з'єднано зі входами L DL-тригерів; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника і з другим входом елемента АБО-НІ; тактов входи DLтригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан DLтригерів з'єднано з виходом другого елемента І. 4 UA 113670 U 5 UA 113670 U Комп’ютерна верстка Л. Литвиненко Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6