Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю

Реферат: Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю містить двійковий лічильник, виконаний на зсувному регістрі за схемою лічильника Джонсона з послідовністю переходів 0000-1000-1100-1110-1111-0111-0011-0001-0000, синхронний D - тригер і JK - тригер зі входами асинхронної установки у нульовий стан, три елемента АБО, чотири елемента І, елемент АБО-НІ, три інвертора, ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора. UA 117924 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ДВОФАЗНОЇ ПОСЛІДОВНОСТІ ІМПУЛЬСІВ ТИПУ МЕАНДР З ПРОГРАМОВАНОЮ ТРИВАЛІСТЮ UA 117924 U UA 117924 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю. Відомі формувачі імпульсів типу меандр з перенастроюваною тривалістю [патенти України на корисну модель № 57976, 5797, 58272, 59473, 59481, 62967, 63177]. Недолік відомих пристроїв - складність внутрішній структури, що обумовлено необхідністю використання двох двійкових лічильників. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю [патент України на корисну модель № 72140, бюл. № 15, 2012], який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (Dтригера), а другий - з виходом переповнювання лічильника; вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднані з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника, утворюють входи налагодження (програмування) формувача на задані часові параметри вихідних імпульсів. Недолік відомого пристрою обумовлено використанням двійкових лічильників, споживана потужність яких залежить від сумарної кількості переходів його елементів із одного стану у протилежний у циклі і сумарній кількості розрядів. В основу корисної моделі поставлена задача удосконалення формувача періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (Dтригера); вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника, утворюють входи налагодження (програмування) формувача на задані часові параметри вихідних імпульсів, згідно з корисною моделлю, введено другий і третій елементи АБО, елемент АБО-НІ, четвертий інвертор і інший тип другого тригера, що має інверсні входи J, К і вхід асинхронної установки у нульовий стан, а перший лічильник виконаний на зсувному регістрі за схемою лічильника Джонсона з послідовністю переходів 0000-1000-1100-1110-1111-0111-0011-0001-0000, який має входи послідовного вводу, нульовий і перший входи налаштування режиму, входи синхронного паралельного завантаження, вхід асинхронної установки у нульовий стан, тактовий вхід; при 1 UA 117924 U 5 10 15 20 25 30 35 40 45 50 55 60 цьому виходи другого, третього і четвертого розрядів лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входами J і К другого тригера, першим входом елемента АБО-НІ і першим входом третього елемента АБО; другий вхід третього елемента АБО з'єднано з виходом першого розряду лічильника і входом третього інвертора, вихід якого з'єднано зі входом послідовного вводу у старший розряд; другий вхід елемента АБО-НІ з'єднано з інверсним виходом D-тригера; вихід елемента АБО-НІ з'єднано з нульовим входом налаштування режиму лічильника; перший вхід налаштування режиму лічильника з'єднано з рівнем логічної одиниці; вихід третього елемента АБО з'єднано зі входами третього, четвертого елементів І і другим входом першого елемента АБО; інверсний вихід другого тригера з'єднано зі входом другого інвертора, вихід якого з'єднано з другим входом четвертого елемента І; вихід третього елемента І утворює вихід нульової фази двофазної послідовності імпульсів; вихід четвертого елемента І утворює вихід першої фази двофазної послідовності імпульсів; тактовий вхід JK-тригера з'єднано зі входом формувача. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. На фіг. 1 приведена схема формувача. Формувач містить: двійковий лічильник 1, який має вхід подачі тактових імпульсів С, вхід послідовного вводу у старший розряд DS3 і вхід послідовного вводу у молодший розряд DS0, входи налаштування режиму М0, М1 (М1=1, М0=0 - перехід у наступний стан; М1=1, М0=1 завантаження), входи синхронного паралельного завантаження D0-D3, вхід асинхронної установки у нульовий стан R; JK-тригер (2) зі входом асинхронної установки у нульовий стан R; синхронний D-тригер 3 зі входом асинхронної установки у нульовий стан R; перший (4), другий (5), третій (6) і четвертий (7) елементи І; перший (8), другий (9) і третій (10) елементи АБО; елемент І-НІ (11); перший (12), другий (13) і третій (14) інвертори; ланцюжок, що складається з послідовно з'єднаних резистора (15) і конденсатора (16). Загальна точка послідовно сполучених резистора 15 і конденсатора 16 з'єднана з інформаційним входом D-тригера 3, з одним входом елемента 4 і з одним входом елемента 5. Другий вхід елемента 4 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів. Вихід елемента 4 з'єднано зі входом асинхронної установки D-тригера 3 у нульовий стан. Другий вхід елемента 5 з'єднано з виходом елемента 8, один зі входів якого з'єднано з виходом елемента 10 і входами елементів 6, 7. Виходи другого (Q1), третього (Q2) і четвертого (Q3) розрядів лічильника 1 з'єднано зі входами елемента 9, вихід якого з'єднано зі входами J і К JK-тригера 2 і входами елементів 10, 11. Другий вхід елемента 8 з'єднано з прямим виходом D-тригера 3, інверсний вихід якого з'єднано з другим входом елемента 11. Вихід елемента 11 з'єднано зі входом М0 лічильника 1, вхід М1 якого з'єднано з рівнем логічної одиниці. Вихід Q0 лічильника 1 з'єднано зі входом елемента 10 і входом інвертора 14, вихід якого з'єднано зі входом DS3 лічильника 1. Прямий вихід JK- тригера 2 з'єднано з другим входом елемента 12, вихід якого з'єднано з другим входом елемента 6. Інверсний вихід JK- тригера 2 з'єднано з другим входом елемента 13, вихід якого з'єднано з другим входом елемента 7. Вихід елемента 6 утворює вихід нульової фази (F0) формувача. Вихід елемента 7 утворює вихід першої фази (F1) формувача. Входи D3D2D1D0 паралельного завантаження лічильника 1 утворюють входи програмування формувача на задану тривалість імпульсів на виході формувача. Задану тривалість імпульсів визначає значення В=b3b2b1b0, яке визначається відповідно наведеним значенням: ti=7, В=1000; ti=6, В=1100; ti=5, В=1110; ti=4, В=1111; ti=3, В=0111; ti=2, B=0011, ti=1, В=0001. Тактові входи С лічильника 1 і JK-тригера 2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 3 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 15 і конденсатора 16, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах і виходах елементів 4, та 5, забезпечуючи формування рівня логічного нуля на їхніх виходах, тобто на вході R асинхронної установки у нульовий стан тригера 3 лічильника 1 і тригера 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів 2, 3 і на виходах лічильника 1, що веде до формування рівня логічного нуля на виході елемента АБО 8, який з'єднано зі входом елемента 5, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника 1 і тригера 2 і по закінченню 2 UA 117924 U 5 10 15 20 25 30 35 40 45 50 55 60 перехідного процесу пов'язаного із зарядом конденсатора 16. Оскільки режим асинхронної установки лічильника 1 і тригера 2 у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 8 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 і тригера 2 залишатиметься незмінним, тобто залишатиметься незмінним нульове значення на виході формувача. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 3 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 8, а отже на вході та виході елемента 5, що забезпечує рівень логічної одиниці на входах R лічильника 1 і тригера 2, знімаючи блокування. Нульове значення сигналу з виходу елемента 9 надходить на входи J і К JK-тригера 2 і перший вхід елемента 10, на другий вхід якого також надходить нульове значення сигналу з інверсного виходу тригера 3, формуючи одиничне значення на вході М0, готуючи JK-тригер до переходу в одиничний стан, а лічильник 1 до прийому інформації зі входів D0-D3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, і формування одиничного значення на прямому і нульовому значенні інверсного виходу тригера 2, які надходять на входи інверторів, що веде до формування одичного значення на виході F1 і нульового значення на виході F0. В результаті цього переходу сигнал на виході елемента 11 дорівнює рівню логічного нуля, що веде до заборони режиму синхронного паралельного завантаження, дозволу режиму переходу лічильника 1 і до заборони переходу тригера 2. Під час вступу подальших тактових імпульсів, зміст лічильника 1 змінюється відповідно алгоритму переходів, а одиничний стан тригера 2 залишається незмінним, до тих пір, поки зміст лічильника 1 не стане рівним 0001, що веде до формування одиничного значення на виході елемента 11. В результаті цього переходу лічильник 1 знову перейде в режим завантаження, а тригер 2 - в режим переходу. І тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0-D3, і перехід тригера 2 у нульовий стан, формуючи нульове значення на виході F1 і одиничне значення на виході F0 формувача. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виходах формувача генерується періодична послідовність імпульсів типу меандр, часові параметри яких (тривалість імпульсу, що дорівнює тривалості паузи)визначаються значенням управляючого слова В. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 3, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану тригера 2. Якщо у момент вступу імпульсу Stop лічильник знаходитиметься у стані, відмінному від нульового або одиничного (0001), на виході елемента 10, з'єднаного зі входом елемента 8, рівень логічної одиниці, що забезпечує рівень логічної одиниці на його виході, приєднаного до входу елемента 5. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 14, який зарядився при включенні джерела живлення, то на виході елемента 5, а отже, і на входах R лічильника 1 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом подальших імпульсів, коли відбуватиметься перехід лічильника в одиничний стан (0001), нульове значення на виході елемента 11 залишиться незміннім, оскільки на його другому вході рівень логічної одиниці, обумовлений значенням сигналу на інверсному виході тригера 3. І тоді зі вступом наступного тактового імпульсу лічильник перейде у нульовий стан, формуючи нульове значення на виході елемента 10, далі на входах елементів 6, 7, 8, 5 і на входах асинхронної установки у нульовий стан лічильника і тригера 2, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений графік переходів формувача, що складається з двох кілець (верхнє кільце - графік переходів лічильника 1, нижнє кільце - графік переходів тригера 2) із загальною вершиною, відповідною нульовому стану лічильника і тригера 2, а на фіг. 3 - епюри, що ілюструють роботу для варіанта налагодження В=1111, визначаючого часові параметри вихідної періодичної послідовності імпульсів - tі=tn=4Т. 3 UA 117924 U На відміну від відомого пристрою зменшення кількості розрядів другого лічильника до одного і заміна першого лічильника на лічильник Джонсона дозволили знизити споживану потужність. 5 10 15 20 25 30 35 40 ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач періодичної двофазної послідовності імпульсів типу меандр з програмованою тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі тактових імпульсів, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; елемент АБО; перший, другий і третій двовходові елементи І; перший і другий інвертори; перший і другий синхронні тригери зі входом асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення, при цьому перший вхід елемента АБО з'єднано з виходом першого тригера (D-тригера); вихід елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника і другого тригера; прямий вихід другого тригера з'єднано з першим входом третього елемента І; тактовий вхід лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження лічильника, утворюють входи налагодження (програмування) формувача на задані часові параметри вихідних імпульсів, який відрізняється тим, що введено другий і третій елементи АБО, елемент АБО-НІ, четвертий інвертор і інший тип другого тригера, що має інверсні входи J, K і вхід асинхронної установки у нульовий стан, а перший лічильник виконаний на зсувному регістрі за схемою лічильника Джонсона з послідовністю переходів 0000-1000-1100-1110-11110111-0011-0001-0000, який має входи послідовного вводу, нульовийі перший входи налаштування режиму, входи синхронного паралельного завантаження, вхід асинхронної установки у нульовий стан, тактовий вхід; при цьому виходи другого, третього і четвертого розрядів лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входами J і K другого тригера, першим входом елемента АБО-НІ і першим входом третього елемента АБО; другий вхід третього елемента АБО з'єднано з виходом першого розряду лічильника і входом третього інвертора, вихід якого з'єднано зі входом послідовного вводу у старший розряд; другий вхід елемента АБО-НІ з'єднано з інверсним виходом D-тригера; вихід елемента АБО-НІ з'єднано з нульовим входом налаштування режиму лічильника; перший вхід налаштування режиму лічильника з'єднано з рівнем логічної одиниці; вихід третього елемента АБО з'єднано зі входами третього, четвертого елементів І і другим входом першого елемента АБО; інверсний вихід другого тригера з'єднано зі входом другого інвертора, вихід якого з'єднано з другим входом четвертого елемента І; вихід третього елемента І утворює вихід нульової фази двофазної послідовності імпульсів; вихід четвертого елемента І утворює вихід першої фази двофазної послідовності імпульсів; тактовий вхід JK-тригера з'єднано зі входом формувача. 45 4 UA 117924 U 5 UA 117924 U Комп’ютерна верстка Г. Паяльніков Міністерство економічного розвитку і торгівлі України, вул. М. Грушевського, 12/2, м. Київ, 01008, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6