Багатопроцесорна обчислювальна система

Багатопроцесорна обчислювальна система, що містить зв'язані між собою загальною шиною зовнішні пристрої й процесорні модулі, у склад кожного з яких входить процесор і зовнішні пристрої, об'єднані локальною шиною, кожний пристрій системи підключений до одного або декількох блоків розподіленого контролера пріоритетних переривань (КПП), у склад і-го блока КПП (і=1...n) входить блок переривань, перший вихід якого підключений до керуючого входу процесора, елемент АБО, елемент І та тригер, вихід якого зв'язаний з першим входом елемента І і-го блока КПП, вихід якого через перший вхід елемента АБО підключений до входу блока переривань і-го блока КПП, другі входи кожного елемента І та керуючі входи кожного тригера підключені до керуючого виходу процесора, яка відрізняється тим, що у склад кожного блока КПП введені тригер початку групи, тригер кінця групи, контролер початку групи, контролер кінця групи, контролер передавання пріоритету, контролер прийому пріоритету, програмний інтерфейс, перший вихід якого підключений до входу тригера початку групи, вихід якого зв'язаний U 2 60398 1 3 жок (daisy chain). Елементи ланцюжка в кожному блоці пропускають сигнал ПП чи розривають ланцюжок. Пріоритетний ланцюжок розривається на першому (по шляху поширення сигналу) зовнішньому пристрою, що виставляв сигнал запиту переривання. Даний активний зовнішній пристрій видає на загальну шину вектор переривання, що приймається процесором. Після цього процесор обслуговує запит зовнішнього пристрою. До достоїнств розподілених арбітрів можна віднести: невелику кількість ліній зв'язку в шині управління; простоту масштабування системи що до кількості зовнішніх пристроїв. Недоліком відомої системи із розподіленим контролером переривань є використання фіксованих рівнів пріоритетів запитів, які не можна змінювати динамічно. В системі даного класу реалізовані абсолютні географічні пріоритети. Використання фіксованих рівнів пріоритетів не забезпечує гарантованого обслуговування заявок від зовнішніх пристроїв на визначеному відрізку часу. Заявки з низьким рівнем пріоритету при великій інтенсивності заявок з більшими пріоритетами можуть не виконуватися тривалий час (ситуація «starve»). Ця обставина може привести до уповільнення обчислювального процесу, а іноді - до тупикової ситуації. Відома обчислювальна система [2] (див. фіг.2), що містить процесор і зовнішні пристрої, зв'язані між собою загальною шиною, кожний і-й зовнішній пристрій (і=1...n) містить блок переривань, перший вихід якого підключений до керуючого входу процесора, елемент АБО, елемент І та тригер, вихід якого зв'язаний з інформаційним входом тригера i+1-го зовнішнього пристрою та з першим входом елемента І i-го зовнішнього пристрою, вихід якого через перший вхід елемента АБО підключений до входу блоку переривань i-го зовнішнього пристрою, другий вихід якого зв'язаний з другим входом елемента АБО і+1-го зовнішнього пристрою, другі входи кожного елемента І та кожного тригера підключені до керуючого виходу процесора, причому вихід тригера та другий вихід блока переривань n-го зовнішнього пристрою підключені відповідно до інформаційного входу тригера та другого входу елемента АБО 1-го зовнішнього пристрою. До достоїнств такої системи належить реалізація пріоритетів, що динамічно змінюються, при цьому після виконання кожного циклу обробки переривань від і-го зовнішнього пристрою максимальний пріоритет передається наступному (i+1)-му зовнішньому пристрою. В однорідних системах така реалізація обробки переривань надає можливість гарантованого обслуговування кожного зовнішнього пристрою у ланцюзі. Недоліком відомої системи є низька швидкодія, що обумовлена затримкою початку обслуговування переривань в неоднорідних системах. Найбільш близьким до винаходу по технічній сутності є обчислювальна система [3] (див. фіг.3), що містить процесор і зовнішні пристрої, зв'язані між собою загальною шиною, кожний і-й зовнішній пристрій (і-1...n) містить блок переривань, перший вихід якого підключений до керуючого входу процесора, елемент АБО, елемент І та тригер, вихід 60398 4 якого зв'язаний з першим входом елемента І i-го зовнішнього пристрою, вихід якого через перший вхід елемента АБО підключений до входу блоку переривань i-го зовнішнього пристрою, другий вихід якого зв'язаний з другим входом елемента АБО i+1-го зовнішнього пристрою, другі входи кожного елемента І та керуючи входи кожного тригера підключені до керуючого виходу процесора, причому другий вихід блока переривань n-го зовнішнього пристрою підключений до другого входу елемента АБО 1-го зовнішнього пристрою, блок переривань кожного і-гo зовнішнього пристрою (і=1...n-1) має третій вихід, підключений до інформаційного входу тригера i+1-го зовнішнього пристрою, причому блок переривань n-го зовнішнього пристрою має третій вихід, що підключений до інформаційного входу тригера 1-го зовнішнього пристрою. Недоліком відомої системи є низька швидкодія, що обумовлено затримкою початку обслуговування переривань. В системах управління, що вирішують різного роду задачі управління в тому числі і траєкторні задачі, цикли управління характеризуються своєю неоднорідністю. Таким чином у визначений момент часу виконується опитування та обробка переривань від певної кількості ЗП, що впливають на стратегію управління. Інші ж ЗП знаходяться у пасивному стані. В багатопроцесорних системах із синхронізацією роботи процесорів за каналами управління джерелами переривань є інші процесори. Під час етапу обробки даних, що є частиною циклу управління, процесори отримують вимоги переривань тільки від інших процесорів в системі. У відомій системі відбувається обробка всіх джерел переривань за пріоритетним ланцюжком, незалежно від їх участі у циклі управління в даний момент часу. За великої кількості зовнішніх пристроїв і процесорів в обчислювальній системі довжина пріоритетного ланцюжка визначає затримку початку обслуговування переривання. В основу корисної моделі поставлено задачу удосконалення багатопроцесорної обчислювальної системи у режимі переривань шляхом зменшення затримки початку обслуговування переривань, підвищення гарантій обслуговування переривань від всіх пристроїв за певний проміжок часу за рахунок динамічного скорочення пріоритетного ланцюжка і видалення із процесу обробки переривань пасивних пристроїв. Встановлена задача виконується тим, що в багатопроцесорній обчислювальній системі, що містить зв'язані між собою загальною шиною зовнішні пристрої й процесорні модулі, у склад кожного з яких входить процесор і зовнішні пристрої, об'єднані локальною шиною, кожний пристрій системи підключений до одного або декількох блоків розподіленого контролеру пріоритетних переривань (КПП), у склад кожного з блоків КПП входить блок переривань, перший вихід якого підключений до керуючого входу процесора, елемент АБО, елемент І та тригер, вихід якого зв'язаний з першим входом елемента І і-го блоку КПП, вихід якого через перший вхід елемента АБО підключений до входу блоку переривань і-го блоку КПП, другі входи кожного елемента І та керуючи входи кожного тригера підключені до керуючого виходу процесо 5 ра, новим є те, що у склад кожного блоку КПП введені тригер початку групи, тригер кінця групи, контролер початку групи, контролер кінця групи, контролер передавання пріоритету, контролер прийому пріоритету, програмний інтерфейс, перший вихід якого підключений до входу тригеру початку групи, вихід якого зв'язаний з першим входом контролера прийому пріоритету і з першим входом контролера початку групи, вихід якого підключений до другого входу елемента АБО, другий вихід блоку переривань підключений до першого входу контролера кінця групи, перший вихід якого зв'язаний з другим входом контролеру початку циклу і+1-го блоку КПП, другий вихід інтерфейсу підключений до входу тригера кінця групи, вихід якого зв'язаний з другим входом контролера кінця групи, при цьому другий вихід контролера кінця групи і-го зовнішнього пристрою пов'язаний з третіми входами контролерів початку групи всіх n зовнішніх пристроїв, а перший вихід контролера кінця групи n-го зовнішнього пристрою підключений до другого входу контролеру початку групи 1-го зовнішнього пристрою, третій вихід блоку пріоритетів підключений до першого входу контролера передавання пріоритету, на другий вхід якого підключений вихід тригеру кінця групи, а перший вихід контролеру передавання пріоритету підключений до першого входу контролера прийому пріоритету і+1-го блоку КПП, при цьому другий вихід контролера передавання пріоритету і-го зовнішнього пристрою пов'язаний з другими входами контролерів прийому пріоритету всіх n блоків КПП, виходи яких приєднані до інформаційних входів тригерів, а перший вихід контролера передавання пріоритету n-го блоку КПП підключений до першого входу контролера прийому пріоритету 1-го блоку КПП. На фіг.4 показана структурна схема багатопроцесорної обчислювальної системи; на фіг.5 приклад побудови блока переривань. Багатопроцесорна обчислювальна система (фіг.4) містіть загальну шину 1, до якої підключені зовнішні пристрої 2.1, ..., 2.l і процесорні модулі 3.1, ..., 3m. B склад кожного р-го процесорного мо, дуля ( p  1 m , де m – загальна кількість процесорів) входить процесор 4.р і зовнішні пристрої 2.d, ..., 2.f (d