Перетворювач активної потужності в цифровий код

Изобретение относится к электроизмерительной т е х н и к е . Цель и з о б р е тения - повышение точности преобразования активной мощности в цифровой код. В преобразователе вводится коррекция систематической аддитивной погрешности аналоговых узлов п р е о б р а з о в а т е л я , а также коррекция погреш ности отклонения от р а с ч е т н о г о з н а чения коэффициента п р е о б р а з о в а н и я цифроаналогового п р е о б р а з о в а т е л я 18. Введение коррекции приводит к р а б о те аналого-цифрового п р е о б р а з о в а т е л я 5 п р а к т и ч е с к и в о к р е с т н о с т я х одной точки- Это п о з в о л я е т значительно у в е личить точность р е з у л ь т а т а п р е о б р а з о в а н и я . В п р е о б р а з о в а т е л ь активной мощности в цифровой код введены дифференциальный операционный усилитель 4 , р е г и с т р 14, третий блок 17 п а м я т и , селекторы 19, 20 и 2 1 . Кроме э т о г о п р е о б р а з о в а т е л ь содержит к а л и б р о в а н ный р е з и с т о р 1, аналоговый коммутатор 2, источник 3 опорного н а п р я ж е н и я , сумматор 6, усилитесь 7, р е г и с т ры 8 - 1 3 , блоки 15 и 16 памяти, ф о р мирователь 22 импульсов, г е н е р а т о р 23 опорной ч а с т о т ы , счетчики 24 и 25 импульсов, элемент 26 задержки и формирователь 27 управляющих с и г н а л о в . 2 ил. фиг! ^ С 1 145161 5 Изобретение относится к электроизмерительной технике и предназначено для преобразования активной мощности (энергии) в цифровой код. Цель изобретения - повышение точности преобразования активной мощности в цифровой код. На фиг. 1 представлена структурная схема преобразователя активной мощности в цифровой код; на фиг. 2 временные диаграммы, поясняющие работу преобразователя. Преобразователь активной мощности в цифровой код содержит калиброван- 15 ный резистор I, аналоговый коммутатор 2, источник 3 опорного напряжения, дифференциальный операционный усилитель 4, аналого-цифровой преобразователь 5, сумматор 6, умножи- 20 тель 7, регистры 8-14, блоки 15-17 памяти, цифроаналоговый преобразователь 18, селекторы 19-21, формирователь 22 импульсов, генератор 23 опорной частоты, счетчики 24 и 25 25 импульсов, элемент 26 задержки и формирователь 27 управляющих сигналов. Входы аналогового коммутатора 2 подключены соответственно через резистор 1 к входной шине тока 30 и входу формирователя 22 импульсов, выходу источника 3 опорного напряжения и второму входу сложения дифференциального операционного усилителя 4, входной шине напряжения, шине "общий", а выход - к первому входу сложения дифференциального операционного усилителя 4, вход вычитания которого соединен с выходом цифроаналогового преобразовате40 ля 18, а выход - со входом аналогоцифрового преобразователя 5, выходы которого подключены ко входам первого канала сумматора 6, входы второго канала которого соединены с вы45 ходами регистра 10, входы третьего канала - с выходами регистра I1 и выходами первого и второго каналов селекторов 19 и 20 соответственно, входы четвертого канала - с входами 50 регистра 12, выходами блока 17 памяти и выходами первого канала селектора 21, а выходы - со входами первого канала умножителя 7, входами регистров 10, 11, 13 и выходами третьего канала селектора 19, входы 55 второго канала умножителя 7 подключены ко входами регистра 9, выходам второго канала селектора 21 и вы ходам блоков 15 и 16 памяти, а выходы - ко входам селектора 21, выходы третьего канала которого соединены со входами регистра 14, входы селектора 19 подключены к выходам регистра 12, а выходы второго канала - ко входам цифроаналогового преобразователя 18 и выходам первого канала селектора 20, входы которого соединены с выходами регистра 9, выходы регистров 8 и 13 подключены к адресньзм входам блоков 15 и 16 памяти соответственно, выход генератора 23 опорной частоты соединен со входом синхронизации форми- -% рователя 22 импульсов, первым входом формирователя 27 управляющих сигналов и входом счетчика 24, выходы разрядов которого подключены ко входам регистра 8 и вторым входам формирователя 27 управляющих импульсов, а вход установки в начальное состояние - ко входу счетчика 25 и через элемент 26 задержки - ко входу управления записью регистра 8 и выходу формирователя 22 импульсов, третьи входы фо>нирователя 27 управляющих сигналов соединены с выходами разрядов счетчика 25, а выходы соответственно с входами управления аналогового коммутатора 2 и селекторов 19-21, тактовым входом аналогоцифрового преобразователя 5, входами управления записью регистров 9-14 и умножители 7, входами разрешения считывания регистров І0 и II, сумматора 6 и блоков 15-17 памяти, входами начальной установки регистров 9-13, а также входами выбора первого и второго каналов сумматора 6. Преобразователь активной мощности в цифровой код работает следующим образом. Формирователь 22 выделяет периоды колебания входного тока i(t), определяющие очередные интервалы преобразования , формируя в начале каждого текущего периода Т: импульс (фиг, 26), синхронизированный с импульсом опорной последовательности с выхода генератора 23 опорной частоты (фиг.2а) Этот импульс своим передним фронтом производит перенос кода из счетчика 24 импульсов в регистр 8, а через время, определяемое элементом 26 задержки, установку счетчика 24 импульсов в "нуль". • 145161 5 В течение текущего периода Т: счетповременно с кодом корректирующего чик 24 импульсов подсчитывает чискоэффициента к к о . с выходов блока 16 ло импульсов опорной частоты следопамяти, находящихся в режиме разревания fQ с выхода генератора 23 шения считывания (фиг, 2 е , а ) , под действием сигнала с соответствующеопорной часторы го выхода формирователя 27 управляN "Wj, О) ющих сигналов (фиг.2е) переносится во входные регистры умножителя 7, код которого в начале следующего пеперемножает их риода Т' гпереносится в регистр 8, по-10 который в течение между собой, после чего результируюеле чего становится адресным для щий код N , соответствующий значеблока 15 памяти, где по адресу NT« нию U,^ , под действием управляющезаписан код числа 2/NTj . г о сигнала (фиг.2ж) по первому отПериод t m работы младшего разря15 крытому каналу селектора 21 переноситда счетчика 24 импульсов (фиг.2в) ся в регистр 12. определяет шаг дискретизации входных сигналов и разделен на четыре такта В начале третьего такта с\ очеред6 ного шага t m дискретизации (фиг.2в) і>°2. *С5 * С 4 ' ® начале первого аналого-цифровым преобразователем 5 такта £, очередного шага t m дискретизации напряжение с выхода диф- 20 с выхода дифференциального операционного усилителя 4 выбирается напряференциального операционного усилижение, равное сумме значения падения теля 4, равное сумме значения UM напряжения R'i на калиброванном ревходного напряжения в m-точке дисгистре 1, прямо пропорционального кретизации, подключаемого ко входу дифференциального операционного уси- 25 значению і m входного тока в т-ой точке отсчета, подключаемого ко вхолителя 4 аналоговым коммутатором 2 ду дифференциального операционного (фиг-2г). спорного напряжения VQ с усилителя 4 аналоговым коммутатором выхода источника 3 опорного напряже2 (фиг.2з), опорного напряжения Uoc ния и напряжения Uo обратной связи с выхода цнфроаналогового преобра30 с выхода источника 3 опорного напрязователя 18, выбирается аналого-цифжения и напряжения U, . обратной свяОС і ровым преобразователем 5, управляези с выхода цифроаналогового преобмым сигналом (фиг. 2д) с соответстразователя 18, прямо пропорциональвующего выхода формирователя 27 упного значению входного тока в (т-1)-' равляющих сигналов. Причем U ocu прятс ой дискретизации, код N* которого с мо пропорционально значению и т и выходов регистра 9 поступает через входного напряжения в (тп-ї )-ой точ'открытый первый канал селектора 20 ке дискретизации, код N um 4 которого на входы цифроаналогового преобразос ВЬЕХОДОВ регистра 12 поступает чевателя 13 и преобразуется в нем в / рез открытьй второй канал селектора 4о течение с^, 19 на входы цнфроаналогового преобВ течение t^ выбранное напряжеразователя 18 и преобразуется в нем ние преобразуется аналого-цифровым в последнем такте (m-J)-ro шага преобразователем 5 в цифровой код, дискретизации. поступающий в течение "с^ на входы 45 сумматора 6, где к нему прибавляются коды N,-TO ( (-U t f 'k r a u f l ) и вычитается выбранное В течение £, шага t аналого-цифровым преобразователем 5 код корректирующей величины Д к. В напряжение преобразуется в цифровой конце tq результирующий код с выкод, поступающий в течение £2 на ходов сумматора 6 и,код к ; к о р с выховходы сумматора 6, где к нему при50 дов блока 16 памяти переносятся во бавляются код Num_, с выходов региствходные регистры умножителя 7, который в течение первого такта £\ шара ! 2 , код (-IV к ощл ) , причем га t m дискретизации перемножает ^аип~ расчетное значение коэффици1 их между собой. В конце 2*, резульента преобразования аналого-цифровотирующий код N: соответствующий знаго преобразователя 5, с выходов блочению і ^ * под действием соответстка 17 памяти, и вычитается код корвующих управляющих сигналов (фиг.2и, ректирующей величины и к с выходов е) переносится в регистр 9 и входрегистра 10. В конце Г^ результиной регистр второго канала умножирующий код с выходов сумматора 6 од 6 451615 теля 7, во входной регистр первого лз с пыхода формирователя 27 управ- і капала которого в то же время чєрез лякмцих сигналов (фиг. 2м) через о т открытый третий канал селектора 19 крытый третий капал селектора 21 заносится код N u m с выходов регистпереносится в выходной регистр 14, а регистр 11 тем же сигналом сбраУ" 1 * • сывается в "нуль". В течение такта tr шага t m + , дисВеличина коррекции й к вводится кретизации коды Nц т п и N ^ m перемнодля коррекции систематической аддижаются между собой, после чего ре^0 тивной погрешности (от смещения нуля) зультирующий код заносится в выходаналоговых узлов преобразователя. ной регистр умножителя 7 (й)иг.2е)и в течение Тъ подключается селектором Периодически, через определенное 21 ко входам сумматора 6, где причисло периодов i(t) счетчик 25 имбавляется к сумме проиэ15 пульсов устанавливается в состояние, определяющее интервал Т^ нахождеведений кодов мгновенных значений ния к которое обеспечивает подклюu(t) и i(t) за предыдущие (m-I) чение к первому входу сложения дифшаги дискретизации, поступающей на ференциального операционного усиливходы сумматора с выходов регистра теля 4 нулевого уровня напряжения 11 (фиг.2к) В конце %ъ результат сум(фиг. 2н) установку в " I м регистра мирования под действием соответству12, установку в "О" регистров 9 и ющего управляющего сигнала (фиг.2л) 10 (фиг,2о), а также установку в " 0 " заносится в регисти І 1. Такой обрегистра 13 (фиг. 2п.), Последнее опработке подвергаются значения входных сигналов всех точек дискретиза25 ределяет выдачу на выходе блока 16 памяти кода "1", записанного в нем ции за период Т: , з результате чего прадварительно под "нулевым" адресом. к конпу такта Z, первого шага t < Р а б о т преобразователя в течение дискретизации сл-здующего периода Т'+( ТК1 осуществляется аналогично опив регистре 11 накопится код N, * uj санной за Тj за исключением того, прямо пропорциональный активной что запрещается запись промежуточэнергии за Т; . В конце с } код£3^' ных результатов преобразований в рес выходов регистра їІ одновременно гистры 12 и 9 (фиг.2ж,и). В резульс кодом 2/Ntj с выхоцов блока 15 тате, к концу преобразования в репамяти, находящихся в режиме разрегистре 1I с учетом усреднения слушения считывания (фиг.2к), перено35 чайных погрешностей при предложении сятся в умножитель 7, где в течепостоянства за Ти, систематических ние £ перемножаются. В конце с. погрешностей, что обычно имеет месрезультат перемножения N ^\ , прямо то в реальности, сформируется код пропорциональный активной мощности, величины: под действием управляющего сигка = &k.NTKиого операционного усилитер.н 4 соответственно,' к дцп - расчетное значение коэффициенте преобразования цифроаналогового преобразователя 18; - систематические отклонения реальных значений коэффициентов преобразования соответственно цифроаналогового 7 145161 ется напряжение U Q с выхода источнии аналого-цифрового ка 3 опорного напряженият а в репреобразователей I8 и гистре 9 записывается код числа 5 от расчетных. Uo- к А ц п . Для этого в конце 1-го такПосле умножения Д k s - на 2/N t K 1 ^ та первого шага дискретизации перикод величины і к коррекции одноода Т к 1 в регистр 13 с выходов ревременно с записью в регистр 14 з а гистра 12 записывается код "I і носится и в регистр 10 ( ф и г . 2 р ) , (фиг.2т), разрешающий выдачу на выгде хранится до следующего интерваходы блока 16 памяти кода Uo- к Д ц П , ла ее определения. 10 записанного в нем предварительно по Корректирующий коэффициент к ввоадресу " 1 " , С выходов блока 16 падится для коррекции погрешности от отклонения от расчетного значения мяти код Ue' кДц„переписывается в Д регистр 9 (фиг.2и), после чего рекоэффициента преобразования цифроаналогового преобразователя I 8 . Пери- 15 гистр 13 сбрасывается в "нулевое" состояние (фиг. 2п) Работа преобраодически, после периода Т к , выделязователя в течение Т К а осуществляется период Т у определения ' ется аналогично таковой за Т м .В (фиг. 2с), в течение которого на Р результате, к концу преобразования первый вход сложения дифференциального операционного усилителя 4 ана20 в регистре 11 сформируется код величины: логовым коммутатором 2 подключа N нор Лкидв) "о - O J 0 - k f t L , n (3) После умножения м К о р 5 - на K^ код N К 0 р одновременно с записью в регистр 14 заносится и в регистр 13, после чего определяет адрес считывания блока 3 6 памяти, где по этому адресу предварительно записывается значение корректирующего коэффициента к * о р =[1 •'•йкцй./Ц,,,]. (4) Введение в предлагаемом устройстве корректирующих величин 4 к и к^п дцп где t й к ' в процессе преобразования входных сигналов на текущем (m-ом) шаге дискретизации совместно с введением отрицательной обратной связи с цифроаналогоаым преобразователем преды35 дущего результата преобразования и добавки опорного напряжения, что приводит к работе АЦП практически в окрестностях одной точки Uo +.(аг*Гат~< 40 позволяет значительно уточнить результат преобразования а м -Лк] к /к, АЦП 30 )ат" Л к,,», /к ufin АЦП (5) к ц Д П г п - отклонение коэффициени погрешность от нели50 та преобразования пренейности. образователя 19 в т-ой точке дискретизации При этом, для периодических входвходного сигнала, учиных сигналов U(t) я i ( t ) относитель тывающее как мультипликаная погрешность преобразования соста тивную погрешность,' так 55 вит: •цдп 1451615 10 третьего канала которого подключегде А к и ны к выходам четвертого регистра, " ЦППіср входы четвертого канала - к входам • средние значения отклопятого регистра» а выходы - к входам нения коэффициента препервого канала умножителя и входа» образования цифроаналоготретьего, четвертого регистров, вхового преобразователя 18 ды второго канала умножителя соедиот своего расчетного нены с выходами первого и второго значения при преобразоблоков памяти, а выходы первого и вании соответственно шестого регистров соединены с адi(t) и u(t) ресными входами соответственно перФ о р м у л а и з о б р е т е н и я вого и второго блоков памяти, о т л и ч а ю щ и й с я тем, что, с цеПреобразователь активной мощнолью повышения точности преобразовасти в цифровой код, содержащий ка15 ния, в него введены дифференциальлибровакный резистор, аналоговый комный операционный усилитель, цифромутатор, источник опорного напряаналоговый преобразователь, третий жения, аналого-цифровой преобразоблок памяти, первый - третий селекватель, сумматор, умножитель, п е р тор и седьмой регистр, причем третий вый- шестой регистры, первый и вто20 и четвертый входы аналогового коммурой блоки памяти, формирователь имтатора подключены соответственно к пульсов, генератор опорной частоты, входной шине напряжения и шине "Обпервый и второй счетчики импульсов, щей", первый и второй входы сложеэлемент задержки и формирователь 25 ния и вход вычитания дифференциальуправляющих сигналов, причем первый ного операционного усилителя соедивход аналогового коммутатора поднены с выходами аналогового коммутаключен через калиброванный резистор тора, источника опорного напряжек входной шине тог а и в?оду формьния и цифроаналогового преобразоварователя импульсов, а второй вход теля соответственно, а выход - с вхок выходу источника опорного напря30 дом анапого-цифрового преобразоважения, выход генератора опорной частеля, выходы которого подключены к тоты соединен с входом синхронизавходам первого канала сумматора, ции формирователя импульсов, первым входы второго канала которого соедивходом формирователя управляющих сигнены с выходами третьего регистра, налов и входом первого счетчика им35 входы третього канала - с выходами пульсов, выходы разрядов ротсрого первого канала первого и второго подключены к входам первого регистканала второго селекторов, входы четра и вторым входам формирователя вертого канала - с выходами третьего управляющих сигналоз, а вход установки в начальное состояние - к вхо- 40 блока памяти и выходами первого каналеі третьего селектора, а выходы ду второго счетчика импульсов и чес входами шестого регистра и выходарез элемент задержки - к входу упми третьего каналя первого селекторавления записью первого регистра и ра, выходы второго канала которого выходу формирователя импульсов, соединены с выходами первого канала третьи входы формирователя управлявторого селектора и входами цифроющих сигналов соединены с выходами аналогового преобразователя, а вхоразрядов второго счетчика импульсов, ды - с выходами пятого регистра, вхоа выходы - соответственно с первым ды второго канала умножителя подклютретьим входами управления анапогочены к входам второго регистра, вывого коммутатора, тактовым входом 50 ходы которого соединены с входами аналого-цифрового преобразователя, второго селектора, и выходам второго входами управления записью второго канала третьего селектора, выходы шестого регистров и v-множителя, вхотретьего канала которого соединены дами разрешения считывания третьего с входами седьмою регистра, а вхорегистра, сумматора, періою и вто55 ды - с выходами умножителя, кроме рого блоков памяти, входами начальтого, четвертый вход управления ананой установки четвертого, шетого логового коммутатора, рходы управлерегистров» входами выбора первого и ния первого - третьего селекторов, второго каналов сумматора, входы 1 2 It 1451615 третьего постоянного -запоминающего вход управления записью седьмого устройства подключены к соответстрегистра, входы установки в начальвующим выходам формирователя управное состояние второго, третьего и ляющих сигналов. пятого регистров, входы разрешения считывания четвертого регистра и а'а в д е lJnj~"lJlJl_rLr'"l_rLn_nj Л П LTLTLT t І І М II I I II I t I е!е ж „J. а к і t —и t м н t .г t О •t п -t £ р • t. с /77 Фие 2 ВНИИПН Заказ 7075/43 Тираж 711 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 I