Перетворювач переміщення у послідовність імпульсів

Изобретение относится к измерительной технике и может быть использовано для измерения параметров движения элек" роприводов. С целью повышения разрешаю щей способности за счет применения рационального алгоритма функционирования в преобразователь, содержащий л-фазный датчик 1 перемещения, п-разрядные регистры 2, 3, шину 17 синхронизации, вчедены инвертор 4, компаратор 5 кодов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6,7, инвертор 8, элементы И 9 14, элементы ИЛИ 15, 16. В регистр 3 выходной код датчика 1 записывается со сдвигом во времени относительно записи в регистр 2 на величину длительности синхроимпульса с шины 17 Младшие разряды полученных кодов сравниваются компаратором 5, а старите — элемен том ИСКЛЮЧАЮЩЕЕ ИЛИ 7 Результат сравнения дешифрируется с учетом выходного сигнала элемента ИСКЛЮЧАЮЩЕЕ ИЛЇЇ 6 и обеспечивает формирование выходП..ІХ импульсов элемента ИЛИ 15, соотвеісі ГАЮЩИХ движению вперед, или выходных импульсов элемента ИЛИ 16, соответствующих движению назад. 3 ил. оперєо ел о С Ю Назад 1 1350486 Изобретение относится к измерительной технике и может быть использовано для измерения параметров движения электроприводов. Цель изобретения — повышение разрешающей способности за счет применения рационального алгоритма функционирования. На 'фиг. 1 представлена блок-схема преобразователя; на фиг. 2 и 3 — временные диаграммы его работы. Преобразователь содержит п-фазный датчик 1 перемещения, n-разрядные регистры 2, 3, инвертор 4, компаратор 5 кодов, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 6 и 7, инвертор 8, элементы И 9—14, элементы ИЛИ 15, 16,шину 17 синхронизации, выходы 18— 21 п-разрядного регистра 2, выходы 22—25 n-разрядного регистра 3, выходы 26, 27 компаратора 5 кодов и выходы 28—31 п-фазного датчика 1 перемещения. Выходы датчика 1 регистра 2 подключены к регистру 3, выходы которого через компаратрор 5 кодов и элементы И 9—12 подключены к входам элементов ИЛИ 15, 16. Преобразователь работает следующим образом. На входы регистра 2 с выходов датчика 1 подается входная n-фазная последовательность импульсов, сдвинутых друг относительно друга на время - ^ - , где Т — период следования импульсов; п — количество выходов датчика. На выходах регистра 2 образуется п -фазная последовательность, фронты импульсов которой синхронизированы относительно входного синхроимпульса, подаваемого на шину 17 синхронизации. На выходах регистра 3 образуется п-фазная последовательность, задержанная относительно последовательности на выходах регистра 2 на время, равное периоду входного синхроимпульса. Логические сигналы на выходах младших разрядов регистров 2 и 3 сравниваются на компараторе 5 кодов. Логические сигналы старших разрядов регистров 2 и 3 сравниваются на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 7. Прк изменении со10 стояния на одной из входных шин датчика 1 на время периода импульса синхронизации появляется неравнозначность информации на выходах 18—21 и 22—25. При этом появляется сигнал неравнозначности 15 либо на выходах 26, 27 компаратора 5 кодов (если изменилось состояние одного из первых п-1 входов), либо появляется сигнал логической единицы на выходе элемента 7 (если изменилось состояние n-го входа), п-разрядную последовательность на выходах 20 20—21 рассматривают как п-разрядную последовательность на к-м интервале, а п-разрядную последовательность на выходах элементов 22—25 — как п-разрядную последовательность на (к—1) интервале. На элементе 6 происходит сравнение і-го разряда 25 на к-м интервале (где i ^ n —1) и n-го разряда на (к-f) интервале, взятого с инверсией. Это необходимо для определения направления движения при изменении п-го разряда. Направление определяется соот30 ношением сигналов на выходах 26, 27 компаратора 5 и сигнала n-го разряда на предыдущем (к-1) интервале. Логическую функцию, выполняемую данным устройством, можно описать формулами: фг=[фддрп(к-1)] где Фг — логический сигнал на выходе элемента 15 — сигнал «Вперед»; Фд —логический сигнал на выходе элемента 16 — сигнал «Назад»; Фд • логический сигнал на выходе 26; — ФБ — логический сигнал на выходе 27; Fn(K-l) логический сигнал на выходе 25; F n (к) — логический сигнал на выходе 21; F, (к) —логический сигнал на выходе 18. На выходах элементов ИЛИ 15 и 16 формируется последовательность импульсов в зависимости от направления перемещения. На фиг. 2 изображена временная диаграмма при движении датчика I вперед, на фиг. 3 — при движении датчика 1 назад. Входная последовательность импульсов l,...,i,...,n-l, n, синхронизированная с тактовыми импульсами шины 17 (20, 18, 19, 21), и тактовая последовательность, сдвинутая на один такт (24, 23, 22, 25), сравниваются блоком 5(26, 27) (младшие п-1 разрядов) и элементом 7, в результате чего формируется последовательность «Вперед» (выход блока 15) и «Назад» (выход блока 16). Формула изобретения 45 Преобразователь перемещения в последовательность импульсов, содержащий п-фазный датчик перемещения, два п-разрядных регистра, шину синхронизации, выходы п-фазного датчика перемещения подключены к 50 входам данных первого регистра, выходы которого подключены к входам данных второго регистра, шина синхронизации подключена к синхровходам первого и второго регистров, отличающийся тем, что, с целью повышения разрешающей способности, в 55 него введены компаратор кодов, два инвертора, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ, шесть элементов И, выходы п-1 младших разрядов первого и вто 1350486 рого n-разрядных регистров подключены к одноименным входам п-1 младших^ра-фядов СООТВеТСТВенНО п е р в о й И ВТОрОЙ ГруПП BVOT.OB компаратора кодов, выход 1-го разряда первого регистра, где і ^ п 1, подключен к первому входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вычод которого подключен к первому входу первого элемента И и через первый инвертор — к первому входу вто рого элемента И, выходы старших разрядов первого и второго регистров подключены к входам второго элемента ИСКЛЮЧАЮШЕЕ ИЛИ, выход которого подключен к вторым входам первого и второго элементов И, выход старшего разряда второго регистра подключен к первым входам тре тьего и четвертого элементов И и через вгорой инвертор — к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и первым входам пятого и шестого элементов И, первый выход компаратора кодов подключен к вторым входам третьего и шестого элементов И, второй выход компаратора кодов подключен к вторым входам четвертого и пятого элементов И, выходы первого, третьего и пятого элементов И подключены tO к входам первого элемента ИЛИ, выход «оторого является первым выходом преобразова теля, выходы второго, четвертого и шестого элементов И подключены к входам второго элемента ИЛИ, выход которого является вторым выходом преобразователя а 31 28 29 30 17 п ппппппппппппппп 20 18 19 21 24 23 21 25 26 (—1 21 I—і 1 1 — Зш 5л 7 П 8ыл 5л ЇЇ (puzZ r~LJIIL і 1350486 31 28 29 JO 17 пппппппппппппппп 20 18 19 21 2k 23 22 25 26 І—і 21 І—її—і і—і і—і Зш.блі 3dі л. 5/1.6 бб/їіїлії ВьиВлШ і—і і—і фцг.З Составитель В. Подолян Редактор Н. Гунько Техред И. Верес Корректор М. Демчик Заказ 5065/39 Тираж 677 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий М3035, Москва, Ж—35, Раушская наб., д. 4/5 Производственно-политрафическое предприятие, г. Ужгород, ул. Проектная, 4