Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами

Реферат: Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, вихід переносу, виходи розрядів лічильника, які з'єднано з першою групою входів компаратора. Введено двійковий суматор, інвертор, перший і другий синхронні D-тригери зі входом асинхронної установки у нульовий стан, чотиривходовий і двовходовий елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора. UA 92500 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ТРИІМПУЛЬСНОЇ КОДОВОЇ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 92500 U UA 92500 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки, та призначена для формування одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора. Відомі формувачі, що містять кварцовий задавальний генератор, працюючий у безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Авторське свідоцтво СРСР №307502. - Бюлетень винаходів №20, 1971, Авторське свідоцтво СРСР №354544. - Бюлетень винаходів №30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагодженням на фіксований режим часових параметрів вихідної послідовності імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів, виконаний на підсумовувальному двійковому лічильнику (мал. 7.53. Пухальський Г.І., Новосельцева Т.Я. Цифровые устройства. - Спб.: Политехника 1986. - 485с.), який містить компаратор, підсумовувальний двійковий лічильник, зі входами синхронного паралельного завантаження, і входом асинхронної установки у нульовий стан, виходи розрядів лічильника з'єднано зі входами компаратора. Недолік відомого пристрою - обмежені функціональні можливості. У основу корисної моделі поставлено задачу удосконалення формувача одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, за допомогою введення нового складу елементів і нової сукупності взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що в формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, вихід переносу, виходи розрядів лічильника, які з'єднано з першою групою входів компаратора, відповідно до корисної моделі введено двійковий суматор, інвертор, перший і другий синхронні D-тригери зі входом асинхронної установки у нульовий стан, чотиривходовий і двовходовий елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора, при цьому входи першої групи входів суматора з'єднано з відповідними входами завантаження лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора утворюють входи налагодження формувача на заданій паузі між імпульсами в серії; вхід переносу суматора з'єднано з рівнем одиниці; входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи чотиривходового елемента АБО з'єднано з виходами лічильника, вихід чотиривходового елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, входом інвертора і входом двовходового елемента АБО; вихід інвертора з'єднано з інфомаційним входом першого D-тригера; інверсний вихід першого D-тригера, вихід компаратора і вихід переносу лічильника з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; тактової входи лічильника і першого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера, вихід якого з'єднано з другим входом двовходового елемента АБО, вихід другого D-тригера з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: підсумовувальний двійковий лічильник (1), зі входом подачі тактових імпульсів С, входом дозволу синхронного паралельного завантаження L і входами подачі даних 1 UA 92500 U 5 10 15 20 25 30 35 40 45 50 55 Do-D3, входом асинхронної установки у нульовий стан R, вихід переносу Р4, виходи розрядів лічильника Q0-Q3; компаратор (2); двійковий суматор (3); перший (4) та другий (10) синхронні Dтригери зі входами асинхронної установки у нульовий стан, чотиривходовий елемент АБО (5); інвертор (6); елемент І-НІ (7); ланцюжок, що складається з резистора (8) і конденсатора (9), перший (11) та другий (12) двовходові елементи І, двовходовий елемент АБО (13). Виходи розрядів лічильника Q0-Q3 з'єднано зі входами елемента, вихід якого з'єднаний зі входом L дозволу синхронного параллельного завантаження, входом інвертора і першим входом елемента АБО (13). Входи А0-А3 суматора, які з'єднано з відповідними входами Do-D3 завантаження лічильника, утворюють входи а0-а3 налагодження формувача на задану тривалість кодової серії, а також період прямування серій. Входи В 0-В3 суматора утворюють входи b0-b3 налагодження формувача на заданій паузі між імпульсами в серії. Вхід переносу суматора з'єднано з рівнем одиниці. Входи В0-В3 компаратора з'єднано з відповідними виходами S0-S3 суматора. Вхід D тригера 4 з'єднано з виходом інвертора 6. Інверсний вихід D-тригера 4, вихід переносу лічильника і вихід компаратора з'єднано зі входами елемента І-НІ 7, вихід якого утворює вихід F формувача. Тактової входи С лічильника і D-тригера 4 з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів С з виходу зовнішнього генератора. Ланцюжок, що складається з послідовно з'єднаних резистора 8 і конденсатора 9 з'єднано з джерелом живлення +Е, а загальна точка ланцюжка з'єднана з першими входами першого (11) та другого (12) елементів І і входом D тригера 10, вихід якого з'єднано з другим входом елемента АБО 13. вихід елемента АБО 13 з'єднано з другим входом елемента 112, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника і D-тригера 4. Тактовий вхід D-тригера 10 утворює вхід подачі імпульсів запуску (Start). Другий вхід елемента І 11 з'єднано з виходом компаратора. Вихід елемента І 11 з'єднано зі входом асинхронної установки у нульовий стан D-тригера 10. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 8 і конденсатора 9 підключеною до шини живлячої напруги (+Е), при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 11 та 12, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входів асинхронної установки в нульовий стан відповідно першого і другого D-тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригери 4, 10 і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході (Q) D-тригерів і на виході переносу лічильника, що веде до формування рівня логічного нуля на виході двох входового елемента 13, приєднаного до входу елемента 12, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 9, коли напруга на нім перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника і першого тригера, забезпечуючи формування рівня логічного нуля на виходах Q0-Q3 лічильника, на виході елемента 5, прямому виході першого D-тригера і рівень логічної одиниці на його інверсному виході, що веде до формування рівня логічного нуля на вході L лічильника, готуючи його до прийому інформації зі входів D0-D3, і рівня логічної одиниці на вході першого D-тригера, готуючи його до переходу в одиничний стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 12 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника і першого D-тригера залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід другого D-тригера по його фронту він переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента 13, а отже на вході і виході елемента І 12, що забезпечує рівень логічної одиниці на входах R лічильника і D-тригера 4 знімаючи блокування нульового стану, сигнал з виходу елемента 5, тобто на вході дозволу синхронного паралельного завантаження лічильник (L), готує його до прийому інформації зі входів а0-а3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника значеннями сигналів, що подаються на відповідні входи, тобто лічильник переходить у стан а 3а2а1а0, формуючи одиничне значення на виході елемента 5, що веде до переходу лічильника у режим лічби. Перший тригер переходить в одиничний стан, що веде до формування нульового значення на його інверсному виході, тобто на вході елемента І-НІ 7, формуючи одиничне значення на його виході тобто на виході F 2 UA 92500 U 5 10 15 20 25 30 35 формувача. При переході лічильника у стан а3а2а1а0 на виході інвертора 6, тобто на вході тригера, формується рівень логічного нуля. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із включенням живлячої напруги) перший тригер переходить у нульовий стан, що веде до формування рівня логічного нуля на виході F формувача, а зміст лічильника збільшиться на одиницю. Під час вступу подальших тактових імпульсів зміст лічильника буде збільшуватися, а нульовий стан тригера залишиться незмінним. Нульове значення сигналу на виході формувача також буде залишитися незмінним доти, доки зміст лічильника не стане рівнім а3а2а1а0+b3b2b1b0+1, у результаті чого на інверсному виході компаратора (на вході елемента І-НІ 7) буде сформовано рівень логічного нуля, що веде до формування рівня логічної одиниці на виході F формувача, тобто до формування другого імпульсу в серії, при цьому тригер 10 переходить у нульовий стан. Під час вступу подальших тактових імпульсів зміст лічильника буде зменшуватися, а нульовий стан тригерів залишиться незмінним. Нульове значення сигналу на виході формувача також буде залишитися незмінним доти, доки зміст лічильника не стане рівним 1111, що веде до формування рівня логічного нуля на виході переносу, що веде до формування рівня логічної одиниці на виході F формувача. Зі вступом наступного тактового імпульсу лічильник переходить у нульовий стан, на виході елемента АБО 13 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 12, що приведе до блокування нульового стану лічильника і першого D-тригера, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується одиночна трьох імпульсна серія імпульсів фіксованої тривалості, рівної періоду тактових імпульсів Т, з програмованою тривалістю серії (Тс), першої і другої паузи в серії (tп1,tп2), які визначаються значенням кількості n розрядів лічильника (n) і значеннями b3b2b1b0 і а3а2а1а0: tп1=(b3b2b1b0)Т, tп2=(2 -а3а2а1а0-b3b2b1b03)Т. У нашому випадку: n=4, а3а2а1а0=1000, b3b2b1b0=0010, Тc=8Т, tп1=2T, tр2=3T. На фіг. 2 приведений граф переходів формувача і значення сигналів в характерних точках формувача в кожному стані, а на фіг. 3 епюри, що ілюструють роботу, для цього варіанта налагодження. На відміну від відомого пристрою формування одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, а також наявність старт/стопного пристрою розширює область використання і функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 40 45 50 55 60 Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, вихід переносу, виходи розрядів лічильника, які з'єднано з першою групою входів компаратора, який відрізняється тим, що введено двійковий суматор, інвертор, перший і другий синхронні Dтригери зі входом асинхронної установки у нульовий стан, чотиривходовий і двовходовий елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора, при цьому входи першої групи входів суматора з'єднано з відповідними входами завантаження лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів; входи другої групи суматора утворюють входи налагодження формувача на заданій паузі між імпульсами в серії; вхід переносу суматора з'єднано з рівнем одиниці; входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи чотиривходового елемента АБО з'єднано з виходами лічильника, вихід чотиривходового елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, входом інвертора і входом двовходового елемента АБО; вихід інвертора з'єднано з інфомаціїним входом першого D-тригера; інверсний вихід першого Dтригера, вихід компаратора і вихід переносу лічильника з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; тактові входи лічильників і першого D-тригера з'єднані між собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; ланцюжок, що складається з послідовно з'єднаних 3 UA 92500 U 5 резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера, вихід якого з'єднано з другим входом двовходового елемента АБО, вихід другого D-тригера з'єднано з другим входом другого елемента І, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого Dтригера. 4 UA 92500 U 5 UA 92500 U Комп’ютерна верстка Л. Литвиненко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6