Формувач імпульсів типу меандр з перенастроюваною тривалістю

Реферат: UA 92499 U UA 92499 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування імпульсів типу меандр з перенастроюваною тривалістю. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30, 1972). Патенти на корисну модель України №№57976, 57977, 58272, 59473, 59481. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів і низька швидкодія. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів типу меандр з перенастроюваною тривалістю(патент № 53542, бюл. №19, 2010), що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою - низька швидкодія. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності імпульсів типа меандр з перенастроюваною тривалістю шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, що забезпечує незалежність встановлення від кількості розрядів. Поставлена задача вирішується тим, що в формувач імпульсів типу меандр з перенастроюваною тривалістю, що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі, п'ять інверторів, перший і другий чотиривходові елементи АБО, двовходовий елемент АБО, а замість типових двійкових лічильників введено лічильники, кожен із яких виконано на зсувних регістрах, за схемою лічильника Джонсона, які мають по два входи послідовного внесення і по два входи налагоджування на заданий режим, при цьому виходи молодших (нульових) розрядів першого і другого регістрів з'єднано зі входами відповідно першого і другого інверторів, виходи яких з'єднано зі входами послідовного внесення зі зсувом у бік молодших розрядів відповідного регістра, вихід старшого розряду другого регістра з'єднано зі входом третього інвертора, вихід якого з'єднано з його входом послідовного внесення зі зсувом у бік старших розрядів, усі виходи першого регістра з'єднано зі входами першого чотиривходового елемента АБО, вихід якого утворює вихід формувача, з'єднаного з нульовим входом налагоджування на заданий режим другого регістра, входом четвертого інвертора, вихід якого з'єднано з першим входом налагоджування на заданий режим другого 1 UA 92499 U 5 10 15 20 25 30 35 40 45 50 55 60 регістра, першим входом двовходового елемента АБО, вихід якого з'єднано з першим входом налагоджування на заданий режим першого регістра, з другим входом тривходового елемента АБО; виходи другого регістра з'єднано зі входами другого чотиривходового елемента АБО, вихід якого з'єднано з третім входом тривходового елемента АБО, зі входом п'ятого інвертора, вихід якого з'єднано з нульовим входом налагоджування на заданий режим першого регістра і другим входом двовходового елемента АБО. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - більш висока швидкодія, зумовлена незалежністю встановлення від кількості розрядів. На фіг. 1 приведена схема формувача. Формувач містить два зсувних регістри 1, 2, п'ять інверторів 3, 4, 8, 15, 16; двовходовий елемент АБО 7; перший і другий чотиривходові елементи АБО 5, 6; ланцюжок, що складається з послідовно з'єднаних резистора 9 і конденсатора 10; стартостопний пристрій, який містить синхронний D-тригер 11 зі входом асинхронної установки у нульовий стан R, перший і другий двовходові елементи І 12, 13; тривходовий елемент АБО 14. Регістр 1 має вхід подачі тактових імпульсів С, входи паралельного завантаження D o-D3, входи послідовного внесення DS0, DS3, вхід асинхронної установки в нульовий стан R, входи Мo, М1 налагоджування на заданий режим (Мо = М1 = 0 - режим зберігання, M1 = 0, Мо = 1 - зсув у бік старших розрядів, M1 = 1, Мо = 0 - зсув у бік молодших розрядів, M1 = 1, Мо = 1, - режим паралельного завантаження), виходи Q0-Q3. Регістр 2 має вхід подачі тактових імпульсів С, входи послідовного внесення DS 0, DS3, вхід асинхронної установки в нульовий стан R, входи М0, М1 налагоджування на заданий режим (М0 = М1 = 0 - режим зберігання, M1 = 0, Мо = 1 - зсув у бік старших розрядів, М1 = 1, Мo = 0 - зсув у бік молодших розрядів, М1 = 1, Мо = 1, - режим паралельного завантаження), виходи Q0-Q3. Тактові входи С регістрів 1, 2 сполучені між собою, утворюючи вхід формувача С - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження Do-D3 регістра 1 утворюють входи b0-b3 налагодження формувача на задану тривалість вихідних імпульсів. Загальна точка послідовно сполучених резистора 9 і конденсатора 10 з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І 12, 13; другий вхід елемента 112 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів, вихід першого двовходового елемента І 12 сполучений зі входом R асинхронної установки D-тригера 11 у нульовий стан; другий вхід елемента І 13, який сполучений з виходом тривходового елемента АБО 14, один з входів якого поєднаний з виходом D-тригера 11; вихід елемента І 13 з'єднаний зі входами R асинхронної установки регістрів 1, 2 у нульовий стан. Тактовий вхід С тригера 11 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Виходи Qo регістрів 1, 2 з'єднано зі входами відповідних інверторів 3, 4, виходи яких з'єднано зі входами DS3 послідовного внесення зі зсувом у бік молодших розрядів відповідних регістрів 1, 2. Вихід Q3 регістра 2 з'єднано зі входом інвертора 16, вихід якого з'єднано з його входом послідовного внесення DS0. Виходи Qo-Q3 регістра 1 з'єднано зі входами чотиривходового елемента АБО 5, вихід якого утворює вихід формувача F, з'єднаного зі входом Мo налагоджування на заданий режим регістра 2, входом інвертора 8, вихід якого з'єднано з входом M1 налагоджування на заданий режим регістра 2, першим входом двовходового елемента АБО, вихід якого з'єднано зі входом М1 налагоджування на заданий режим регістр 1, з другим входом трьох входового елементи АБО 14. Виходи Q o-Q3 регістра 2 з'єднано зі входами чотиривходового елемента АБО 6, вихід якого з'єднано з третім входом елементи АБО 14, зі входом інвертора 15, вихід якого з'єднано зі входом Мo налагоджування на заданий режим регістрі і другим входом двовходового елемента АБО 7. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 9 і конденсатора 10, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 12 та 13, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 11 і регістрів 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 11 і обоє регістри переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q тригера 11 і на виходах Qo-Q3 регістрів, що веде до формування рівня логічного нуля на виходах елементів АБО 5, 6 і елемента АБО 14, вихід якого з'єднаний зі входом елемента І 13, що забезпечує 2 UA 92499 U 5 10 15 20 25 30 35 40 45 50 55 60 підтвердження (блокування) рівня логічного нуля на його виході, і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки регістрів 1, 2 у нульовий стан. Оскільки режим асинхронної установки регістрів у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то доти, поки на вході елемента 13 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан регістрів залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 11 по його фронту тригер переходить в одиничний стан (Q = 1), формуючи рівень логічної одиниці на виході елемента АБО 14, а отже на вході та виході елемента І 13, що забезпечує рівень логічної одиниці на входах R регістрів 1,2, знімаючи блокування, у результаті чого нульове значення сигналу з виходу Р2 елемента АБО 6, яке надходить на вхід інвертора 15, формуючи на його виході і входах Мo, М1 регістра 1 рівень логічної одиниці, переводіть його у режим паралельного завантаження. Нульове значення сигналу з виходу Р 1 елементу АБО 5 надходить на вхід Мo регістра 2 і на вхід інвертора 8, формуючи на його виході, тобто на вході М 1, рівень логічної одиниці, що веде к переходу регістра 2 у режим зсуву у бік молодших розрядів. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження регістра 1 значеннями сигналів, що подаються на відповідні входи D o-D3, тобто регістр 1 переходить у стан В. Регістр 2 переходить у стан 8. У результаті цього переходу сигнал на виходах елементів АБО 5, 6 дорівнює рівню логічної одиниці, що веде до формування одиничного сигналу на вході Мo і нульового сигналу на вході М1 регістра 2, що веде к переходу регістра 2 у режим зсуву у бік старших розрядів, нульового сигналу на вході М o і одиничного сигналу на вході М1 регістра 1, що веде к переходу регістра 1 у режим зсуву у бік молодших розрядів. І тоді під час вступу подальших тактових імпульсів зміст регістра 1 зміняється в відповідності з алгоритмом функціонування лічильника Джонсона зі зсувом у бік молодших розрядів, а зміст регістра 2 зміняється в відповідності з алгоритмом функціонування лічильника Джонсона зі зсувом у бік старших розрядів, доти, поки зміст регістра 1 не стане рівним 0. В результаті цього переходу регістр 1 перейде в режим зберігання, а регістр 2 - в режим зсуву у бік молодших розрядів. Під час вступу подальших тактових імпульсів, зміст регістра 1 буде залишатися незмінним (рівним 0), а стан регістра 2 буде змінюватися в відповідності з алгоритмом функціонування лічильника Джонсона зі зсувом у бік молодших розрядів, до тих пор, поки зміст регістра 2 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента АБО 5 генерується періодична послідовність імпульсів типу меандр, кратних періоду вхідних імпульсів, часові параметри яких (тривалість імпульсу, що дорівнює тривалості паузи) залежить від значення управляючого слова В, яка приведена в таблиці на фіг. 2. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q-0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану регістрів 1, 2. Якщо у момент вступу тактового імпульсу обоє регістри знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 14 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 13, що призведе до блокування нульового стану обох регістрів, а отже, до припинення процесу генерації. Якщо у момент вступу регістр 1 або регістр 2 (або обоє) знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виході відповідного елемента АБО 5 (АБО 6), з'єднаного зі входами елемента АБО 14, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 13. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 10, який зарядився при включенні джерела живлення, то на виході елемента 1 13, а отже, і на входах R обох регістрів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід регістрів 1, 2 у нульовий стан, на виході елемента АБО 14 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 13, що приведе до блокування нульового 3 UA 92499 U 5 10 15 20 25 30 35 40 45 стану регістрів 1, 2, тобто до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 3 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів регістра 2, нижнє кільце - граф переходів регістра 1 із загальною вершиною, відповідною їх нульовому стану, а на фіг. 4 - епюри, що ілюструють роботу для варіанта налагодження В = 14, визначаючого часові параметри вихідної періодичної послідовності імпульсів - tи = tп = 5Т. Пропонований пристрій, який, на відміну від відомого, містить два лічильники, виконаних на зсувних регістрах за схемою лічильника Джонсона, що дозволило звести час переходу формувача з одного стану в другий до мінімально можливого значення, яке визначається часом передачі сигналу проміж сусідніми розрядами регістра без додаткових міжрозрядних логічних елементів незалежно від кількості розрядів, що забезпечило підвищення швидкодії формувача до максимально можливого, яка визначається використовуваною елементною базою. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач імпульсів типу меандр з перенастроюваною тривалістю, що містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що в нього введено п'ять інверторів, перший і другий чотиривходові елементи АБО, двовходовий елемент АБО, а замість типових двійкових лічильників введено лічильники, кожен із яких виконано на зсувних регістрах, за схемою лічильника Джонсона, які мають по два входи послідовного внесення і по два входи налагоджування на заданий режим, при цьому, виходи молодших (нульових) розрядів першого і другого регістрів з'єднано зі входами відповідно першого і другого інверторів, виходи яких з'єднано зі входами послідовного внесення зі зсувом у бік молодших розрядів відповідного регістра, вихід старшого розряду другого регістра з'єднано зі входом третього інвертора, вихід якого з'єднано з його входом послідовного внесення зі зсувом у бік старших розрядів, усі виходи першого регістра з'єднано зі входами першого чотирьох входового елемента АБО, вихід якого утворює вихід формувача, з'єднаного з нульовим входом налагоджування на заданий режим другого регістра, входом четвертого інвертора, вихід якого з'єднано з першим входом налагоджування на заданий режим другого регістра, першим входом двовходового елементи АБО, вихід якого з'єднано з першим входом налагоджування на заданий режим першого регістра, з другим входом тривходового елементи АБО; виходи другого регістру з'єднано зі входами другого чотирьох входового елемента АБО, вихід якого з'єднано з третім входом тривходового елемента АБО, зі входом п'ятого інвертора, вихід якого з'єднано з нульовим входом налагоджування на заданий режим першого регістра і другим входом першого входового елемента АБО. 4 UA 92499 U 5 UA 92499 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6