Формувач одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами

Реферат: Формувач одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, який має вихід переносу і виходи розрядів, які з'єднано з першої групою входів компаратора, який відрізняється тим, що введено двійковий суматор, інвертор, перший і другий JK-тригери, які мають по два входи J, один зі котрих інверсний, об'єднаних по І, і по одному інверсному входу K; перший і другий синхронні D-тригери зі входами асинхронної установки у нульовий стан, перший і другий чотиривходові елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора, при цьому входи першої групи входів суматора з'єднано з відповідними входами завантаження лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів в пачці; входи другої групи суматора утворюють входи налагодження формувача на задані паузи між імпульсами в серії; вхід переносу суматора з'єднано з рівнем одиниці; входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першого чотиривходового елемента АБО з'єднано з виходами лічильника, вихід першого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, входами J і K JK-тригерів, входом другого елемента АБО і входом інвертора; вихід інвертора з'єднано з інформаційним входом першого D-тригера; інверсний вихід першого Dтригера, вихід компаратора і вихід переносу лічильника з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; тактові входи лічильників, JK-тригерів і першого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; прямий вихід першого JK-тригера з'єднано з другим входом J другого JK-тригера і другим входом другого елемента АБО; прямий вихід другого JK-тригера з'єднано з третім входом другого елемента АБО; інверсний вихід другого JK-тригера з'єднано з другим входом J першого JK-тригера; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого Dтригера; вихід другого D-тригера з'єднано з четвертим входом другого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі UA 98169 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ПАЧКИ, ЯКА МІСТИТЬ ТРИ ТРИІМПУЛЬСНІ КОДОВІ СЕРІЇ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 98169 U входами асинхронної установки у нульовий стан лічильника, JK-тригерів і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. UA 98169 U 5 10 15 20 25 30 35 40 45 50 55 Корисна модель належить до автоматики, імпульсної, обчислювальної і вимірювальної техніки та призначена для формування одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора. Відомі формувачі, що містять кварцовий генератор, працюючий у безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних серій імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів № 20, 1971, Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагодженням на фіксований режим часових параметрів вихідної послідовності імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач імпульсів, виконаний на підсумовувальному двійковому лічильнику (мал.7.53. Пухальський Г.І., Новосельцева Т.Я. Цифровые устройства. - Спб.: Политехника 1986. - 485с), який містить компаратор, підсумовувальний двійковий лічильник, зі входами синхронного паралельного завантаження, і входом асинхронної установки у нульовий стан, виходи розрядів лічильника з'єднано зі входами компаратора. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, за допомогою введення нового складу елементів і нової сукупності взаємних з'єднань між ними, забезпечити розширення функціональних можливостей. Поставлена задача вирішується тим, що в формувач одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, який має вихід переносу і виходи розрядів, які з'єднано з першої групою входів компаратора, відповідно до корисної моделі введено двійковий суматор, інвертор, перший і другий JK-тригери, які містять по два входи J, один зі котрих інверсний, об'єднаних по І, і по одному інверсному входу K; перший і другий синхронної D-тригери зі входами асинхронної установки у нульовий стан, перший і другий чотиривходові елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора, при цьому входи першої групи входів суматора з'єднано з відповідними входами завантаження лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів в пачці; входи другої групи суматора утворюють входи налагодження формувача на задані паузи між імпульсами в серії; вхід переносу суматора з'єднано з рівнем одиниці; входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першого чотиривходового елемента АБО з'єднано з виходами лічильника, вихід першого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, входами J і К JK-тригерів, входом другого елемента АБО і входом інвертора; вихід інвертора з'єднано з інформаційним входом першого D-тригера; інверсний вихід першого D-тригера, вихід компаратора і вихід переносу лічильника з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; тактові входи лічильників, JK-тригерів і першого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; прямий вихід першого JK-тригера з'єднано з другим входом J другого JK-тригера і другим входом другого елемента АБО; прямий вихід другого JK-тригера з'єднано з третім входом другого елемента АБО; інверсний вихід другого JK-тригера з'єднано з другим входом J першого JK-тригера; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера; вихід другого D-тригера з'єднано з четвертим входом другого елемента АБО, вихід якого з'єднано з другим входомдругого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника, JK-тригерів і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. 1 UA 98169 U 5 10 15 20 25 30 35 40 45 50 55 Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На фіг. 1 приведена схема формувача. Формувач містить: підсумовувальний двійковий лічильник 1, зі входом подачі тактових імпульсів С, входом дозволу синхронного паралельного завантаження L і входами подачі даних D0-D3, входом асинхронної установки у нульовий стан R, вихід переносу Р 4, виходи розрядів лічильника Q0-Q3; компаратор 2; двійковий суматор 3; перший 4 та другий 10 синхронні Dтригери зі входами асинхронної установки у нульовий стан, перший 5 і другий 13 чотиривходові елементи АБО; інвертор 6; елемент І-НІ 7; ланцюжок, що складається з резистора (8) і конденсатора (9), перший (11) та другий (12) двовходові елементи І, тривходовий елемент АБО (13), перший (14) і другий (15) JK-тригери. Виходи розрядів лічильника Q0-Q3 з'єднано зі входами елемента 5, вихід якого з'єднаний зі входом L дозволу синхронного паралельного завантаження лічильника, входом інвертора, інверсними входами J і K тригерів 14, 15 і першим входом елемента АБО 13, другий вхід елемента 13 з'єднано з прямим виходом тригера 14 і першим (прямим) входом J тригера 15, третій вхід елемента АБО 13 з'єднано з прямим виходом тригера 15, а четвертий - з виходом тригера 10. Інверсний вихід тригера 15 з'єднано з першим (прямим) входом J тригера 14. Входи А0-А3 суматора, які з'єднано з відповідними входами D0-D3 завантаження лічильника, утворюють входи а0-а3 налагодження формувача на задану тривалість кодової серії, а також період прямування серій в пачці. Входи В0-В3 суматора утворюють входи b0-b3 налагодження формувача на задані паузи між імпульсами в серії. Вхід переносу суматора з'єднано з рівнем одиниці. Входи В0-В3 компаратора з'єднано з відповідними виходами S0-S3 суматора. Вхід D тригера 4 з'єднано з виходом інвертора 6. Інверсний вихід тригера 4, вихід переносу лічильника і вихід компаратора з'єднано зі входами елемента І-НІ 7, вихід якого утворює вихід F формувача. Тактові входи С лічильника, JK-тригерів і D-тригера 4 з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів С з виходу зовнішнього генератора. Ланцюжок, що складається з послідовно з'єднаних резистора 8 і конденсатора 9, з'єднано з джерелом живлення +Е, а загальна точка ланцюжка з'єднана з першими входами першого 11 та другого 12 елементів І і входом D тригера 10, вихід якого з'єднано з другим входом елемента АБО 13; вихід елемента АБО 13 з'єднано з другим входом елемента І 12, вихід якого з'єднано зі входами асинхронної установки у нульовий стан лічильника, JK-тригерів і D-тригера 4. Тактовий вхід D-тригера 10 утворює вхід подачі імпульсів запуску Start. Другий вхід елемента І 11 з'єднано з виходом компаратора. Вихід елемента І 11 з'єднано зі входом асинхронної установки у нульовий стан D-тригера 10. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 8 і конденсатора 9 підключеною до шини живлячої напруги (+Е), при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 11 та 12, забезпечуючи формування рівня логічного нуля на їх виходах, приєднаних до входів асинхронної установки в нульовий стан відповідно JK-тригерів, першого і другого D - тригерів і лічильника. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери 4, 10, 14, 15 і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на прямих виходах тригерів і на виході елемента АБО 5, що веде до формування рівня логічного нуля на виході тривходового елемента 13, приєднаного до входу елемента 12, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 9, коли напруга на ньому перевищить рівень логічного нуля, що забезпечує рівень логічного нуля на входах R асинхронної установки у нульовий стан лічильника, JK-тригерів і першого D-тригера, забезпечуючи формування рівня логічного нуля на виходах Q0-Q3 лічильника, на виході елемента АБО 5, прямому виході першого D-тригера і рівень логічної одиниці на його інверсному виході, що веде до формування рівня логічного нуля на вході L лічильника і інверсних входах J і K тригерів 14, 15, готуючи лічильник до прийому інформації зі входів D 0-D3, а тригер 14 до переходу в одиничний стан і рівня логічної одиниці на вході першого D-тригера, готуючи його також до переходу в одиничний стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 12 (а отже і на його 2 UA 98169 U 5 10 15 20 25 30 35 40 45 50 55 виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника, JK-тригерів і першого D-тригера не змінюється. Під час вступу імпульсу запуску Start на тактовий вхід D-тригера 4 по його фронту він переходить в одиничний стан Q=1, формуючи рівень логічної одиниці на виході елемента 13, а отже на вході і виході елемента І 12, що забезпечує рівень логічного одиниці на входах R лічильника, JK-тригерів і першого D-тригера, знімаючи блокування нульового стану. Нульове значення сигналу з виходу елемента АБО 5, яке надходить на вхід дозволу синхронного паралельного завантаження лічильника L і інверсної входи J і K тригерів 14, 15, готує тригер 14 до переходу в одиничній стан, а лічильник - до прийому інформації зі входів а0-а3. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан) тактового імпульсу С по його фронту відбувається перехід тригера 14 в одиничний стан і паралельне завантаження лічильника значеннями сигналів, що подаються на відповідні входи, тобто лічильник переходить у стан а 3а2а1а0, формуючи одиничне значення на виході елемента 5, що веде до переходу лічильника у режим лічби. Нульовий стан тригера 15 не зміниться. Перший тригер 4 переходить в одиничний стан, що веде до формування нульового значення на його інверсному виході, тобто на вході елемента І-НІ 7, формуючи одиничне значення на його виході, тобто першого імпульсу першої серії на виході F формувача. При переході лічильника у стан а3а2а1а0 на виході інвертора 6, тобто на вході тригера 4, формується рівень логічного нуля. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із включенням живлячої напруги) D-тригер 4 переходить у нульовий стан, що веде до формування рівня логічного нуля на виході F формувача, зміст лічильника збільшиться на одиницю, одиничний стан JK-тригера 14 і нульовий стан JK-тригера 15 залишаться незмінними. Під час вступу подальших тактових імпульсів зміст лічильника буде збільшуватися, а нульовий стан тригера 4, одиничний стан тригера 14 і нульовий стан тригера 15 залишаться незмінними. Нульове значення сигналу на виході формувача також буде залишитися незмінним до тих пір, доки зміст лічильника не стане рівнім а3а2а1а0+b3b2b1b0+1, у результаті чого на інверсному виході компаратора (на вході елемента І-НІ 7) буде сформовано рівень логічного нуля, що веде до формування рівня логічної одиниці на виході F формувача, тобто до формування другого імпульсу в першій серії, при цьому тригер 10 переходить у нульовий стан. Під час вступу подальших тактових імпульсів зміст лічильника буде збільшуватися, а нульовий стан D-тригерів, і одиничний стан JK-тригера 14 і нульовий стан JK-тригера 15 залишаться незмінними. Як тільки лічильник перейде у стан 1111 на його виході переповнення формується рівень логічного нуля, що забезпечує формування третього імпульсу в першій серії. Зі вступом наступного тактового імпульсу лічильник переходить у нульовий стан, що веде до формування рівня логічного нуля на виході елемента АБО 5, тобто на вході L лічильника і входах J і K JK-тригерів, готуючи JK-тригер 14 до переходу в нульовий стан, JK-тригер 15 в одиничний стан, а лічильник - до прийому інформації зі входів а0-а3. І тоді під час вступу наступного тактового імпульсу лічильник переходить у стан а 0-а3, JK-тригер 14 - в нульовий стан, JK-тригер 15 - в одиничний стан. Під час вступу подальших тактових імпульсів процеси аналогічні розглянутим вище, тобто формується друга триімпульсна кодова серія. Як тільки лічильник знову перейде у нульовий стан на виході елемента АБО 5, тобто на вході L лічильника і входах J і К JK-тригерів, готуючи JK-тригер 15 до переходу в нульовий стан, а лічильник - до прийому інформації зі входів а0-а3. І тоді під час вступу наступного тактового імпульсу лічильник переходить у стан а 0-а3, JK-тригер 15 - в нульовий стан. Під час вступу подальших тактових імпульсів процеси аналогічні розглянутим вище, тобто формується третя триімпульсна кодова серія. При цьому, як тільки лічильник знову перейде у нульовий стан на виході елемента АБО 5, на входах елементів 13, 12, на входах асинхронної установки у нульовий стан лічильника і першого D-тригера, JK-тригерів формується рівень логічного нуля, що веде до блокування нульового стану лічильника і тригерів, тобто формувач повертається у вихідний стан. Таким чином, після закінчення перехідного процесу, пов'язаного з переходом другого тригера в одиничний стан, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується одиночна пачка, яка містить три триімпульсні кодові серії імпульсів фіксованої тривалості, рівної періоду тактових імпульсів Т, з програмованою тривалістю періоду серій в пачці програмованою тривалістю першої і другої паузи в серії (tn1,tn2), які визначаються значеннями змінних b3b2b1b0 і а3а2а1а0: Тс = (а3а2а1а0+1)Т: tП1=b3b2b1b0, tП2=(а3а2а1а0-b3b2b1b0-3)T. 3 UA 98169 U 5 10 На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника, середнє кільце - граф переходів JK-тригера 14, нижнє кільце - граф переходів JK-тригера 15 із загальною вершиною, відповідною нульовому стану тригерів і лічильника, а на фіг. 3 - епюри, що ілюструють роботу, для варіанту налагодження: а3а2а1а0=8, b3b2b1b0=2(Тс=9Т, tП1=2Т, tП2=3Т). На відміну від відомого пристрою формування пачки, яка містить три триімпульсні кодові серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора а також наявність старт/стопного пристрою розширює область використання і функціональні можливості формувача. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 15 20 25 30 35 40 45 Формувач одиночної пачки, яка містить три триімпульсні кодові серії з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить компаратор, підсумовувальний двійковий лічильник, зі входом подачі тактових імпульсів, входом дозволу синхронного паралельного завантаження і входами подання даних, входом асинхронної установки у нульовий стан, який має вихід переносу і виходи розрядів, які з'єднано з першої групою входів компаратора, який відрізняється тим, що введено двійковий суматор, інвертор, перший і другий JK-тригери, які мають по два входи J, один зі котрих інверсний, об'єднаних по І, і по одному інверсному входу K; перший і другий синхронні D-тригери зі входами асинхронної установки у нульовий стан, перший і другий чотиривходові елементи АБО, тривходовий елемент І-НІ, перший і другий двовходові елементи І, ланцюжок, що складається з резистора і конденсатора, при цьому входи першої групи входів суматора з'єднано з відповідними входами завантаження лічильника, які утворюють входи налагодження формувача на заданий період серій імпульсів в пачці; входи другої групи суматора утворюють входи налагодження формувача на задані паузи між імпульсами в серії; вхід переносу суматора з'єднано з рівнем одиниці; входи другої групи входів компаратора з'єднано з відповідними виходами суматора; входи першого чотиривходового елемента АБО з'єднано з виходами лічильника, вихід першого елемента АБО з'єднано зі входом дозволу синхронного паралельного завантаження лічильника, входами J і K JK-тригерів, входом другого елемента АБО і входом інвертора; вихід інвертора з'єднано з інформаційним входом першого D-тригера; інверсний вихід першого D-тригера, вихід компаратора і вихід переносу лічильника з'єднано зі входами елемента І-НІ, вихід якого утворює вихід формувача; тактові входи лічильників, JK-тригерів і першого D-тригера з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; прямий вихід першого JK-тригера з'єднано з другим входом J другого JK-тригера і другим входом другого елемента АБО; прямий вихід другого JK-тригера з'єднано з третім входом другого елемента АБО; інверсний вихід другого JK-тригера з'єднано з другим входом J першого JK-тригера; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора з'єднано з джерелом живлення, а загальна точка його з'єднана з першими входами першого та другого елементів І і входом D другого D-тригера; вихід другого D-тригера з'єднано з четвертим входом другого елемента АБО, вихід якого з'єднано з другим входом другого елемента І; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильника, JK-тригерів і першого D-тригера; тактовий вхід другого D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І з'єднано з виходом компаратора; вихід першого елемента І з'єднано зі входами асинхронної установки у нульовий стан другого D-тригера. 4 UA 98169 U 5 UA 98169 U Комп’ютерна верстка Л. Ціхановська Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 6