Формувач одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами

Реферат: Формувач одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить: два реверсивні двійкові лічильники, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший (чотиривходовий), другий (тривходовий) і третій (двовходовий) елементи АБО; два інвертори; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D- тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; тактовий вхід D-тригера утворює вхід подання імпульсів запуску; другий вхід другого елемента І з'єднано з виходом другого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників; виходи розрядів другого лічильника з'єднано зі входами першого елемента АБО; тактові входи лічильників з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані параметри вихідних імпульсів. В нього введено два синхронних DL-тригери зі входами асинхронної установки у нульовий стан; третій реверсивний двійковий лічильник, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; четвертий елемент АБО; перший і другий двовходові елементи І-НІ, при цьому вихід переповнювання третього лічильника, який утворює вихід формувача, з'єднано з його входом дозволу синхронного паралельного завантаження, входом четвертого елемента АБО, входом дозволу режиму лічби другого лічильника і входом першого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, другим входом першого елемента І і входами першого і другого елементів І-НІ; вихід першого елемента АБО з'єднано з UA 93721 U (54) ФОРМУВАЧ ОДИНОЧНОЇ ПАЧКИ, ЯКА МІСТИТЬ ЧОТИРИ СИМЕТРИЧНИХ КОДОВИХ СЕРІЇ ІМПУЛЬСІВ З ПРОГРАМОВАНИМИ ЧАСОВИМИ ПАРАМЕТРАМИ UA 93721 U другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з першим входом третього елемента АБО і другим входом першого елемента І-НІ, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід четвертого елемента АБО з'єднано з другим входом другого елемента АБО і інверсними входами L DL-тригерів; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і третім входом другого елемента АБО; прямий вихід другого DL-тригера з'єднано з четвертим входом другого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DL-тригера; виходи розрядів другого лічильника з'єднано зі входами подачі завантажувальних даних третього лічильника; вихід переповнювання першого лічильника з'єднано з другим входом третього елемента АБО і другим входом другого елемента І-НІ; вихід третього елемента АБО з'єднано зі входом налагодження на режим підсумовування/віднімання другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження першого лічильника; тактові входи третього лічильника і DL-тригерів з'єднано з тактовими входами першого і другого лічильників; входи асинхронної установки у нульовий стан DL-тригерів і третього лічильника з'єднано з виходом другого елемента І. UA 93721 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаютьсяна її вхід з виходу кварцового генератора. Відомі формувачі, що містять кварцовий задавальний генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20, 1971; Тактовий генератор. АС СРСР №354544. - Бюлетень винаходів. №30, 1972). Патенти на корисну модель України №№55951, 61312, 65818, 71778, 72614. Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим параметрів імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора (патент України на корисну модель № 85019, бюл. №21, 2013), який містить: два реверсивні двійкові лічильники, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший (чотиривходовий), другий (тривходовий) і третій (двовходовий) елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; тактовий вхід D-тригера утворює вхід подання імпульсів запуску; другий вхід другого елемента І з'єднано з виходом другого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників; виходи розрядів другого лічильника з'єднано зі входами першого елемента АБО; тактові входи лічильників з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані параметри вихідних імпульсів. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить: два реверсивні двійкові лічильники, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший (чотиривходовий), другий (тривходовий) і третій (двовходовий) елементи АБО; два інвертори; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний Dтригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; тактовий вхід D-тригера утворює вхід подання імпульсів запуску; другий вхід другого елемента І з'єднано з виходом другого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників; виходи розрядів другого лічильника з'єднано зі входами першого елемента АБО; тактові входи лічильників з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані параметри вихідних імпульсів, відповідно до корисної моделі введено: два синхронних 1 UA 93721 U 5 10 15 20 25 30 35 40 45 50 55 DL-тригери зі входами асинхронної установки у нульовий стан; третій реверсивний двійковий лічильник, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; четвертий елемент АБО; перший і другий двовходові елементи І-НІ, при цьому вихід переповнювання третього лічильника, який утворю вихід формувача, з'єднано з його входом дозволу синхронного паралельного завантаження, входом четвертого елемента АБО, входом дозволу режиму лічби другого лічильника і входом першого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, другим входом першого елемента І і входами першого і другого елементів І-НІ; вихід першого елемента АБО з'єднано з другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з першим входом третього елемента АБО і другим входом першого елемента ІНІ, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід четвертого елемента АБО з'єднано з другим входом другого елемента АБО і інверсними входами L DLтригера; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і третім входом другого елемента АБО; прямий вихід другого DL-тригера з'єднано з четвертим входом другого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DLтригера; виходи розрядів другого лічильника з'єднано зі входами подачі завантажувальних даних третього лічильника; вихід переповнювання першого лічильника з'єднано з другим входом третього елемента АБО і другим входом другого елемента І-НІ; вихід третього елемента АБО з'єднано зі входом налагодження на режим підсумовування/віднімання другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження першого лічильника; тактової входи третього лічильника і DL-тригерів з'єднано з тактовими входами першого і другого лічильників; входи асинхронної установки у нульовий стан DL- тригерів і третього лічильника з'єднано з виходом другого елемента І. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей, розширення області використання і функціональних можливостей формувача. На Фіг. 1 приведена схема формувача. Формувач містить: перший (1), другий (2) і третій (3) реверсивні двійкові лічильники, які мають вхід налагодження на режим підсумовування/віднімання U, вхід подачі тактових імпульсів С, вхід дозволу синхронного паралельного завантаження L і входи подачі даних Do-D3, вхід Ро дозволу/заборони режиму лічби, вхід асинхронної установки у нульовий стан R, вихід переповнювання Р4; перший (4), другий (5), третій (6) і четвертий (15) елементи АБО; перший (7) і другий (8) елементи І; перший (9) і другий (10) елементи І-НІ; перший (11) і другий (12) інвертори; синхронний D-тригер (13) зі входами R асинхронної установки у нульовий стан; перший (14) і другий (16) синхронні DL-тригери зі входами R асинхронної установки у нульовий стан; ланцюжок з послідовно сполучених резистора (17) і конденсатора (18), підключеного до джерела живлення +Е. Загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера 13, з одним входом елементів 7, 8. Тактовий вхід D-тригера утворює вхід подання імпульсів запуску (Start). Тактові входи лічильників і DL- тригерів з'єднані між собою, утворюючи вхід формувача С - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження D0-D3 лічильника 1 утворюють входи b0-b3 налагодження формувача на задані параметри вихідних імпульсів. Вихід переповнювання Р4 лічильника 3, який утворює вихід F формувача, з'єднано з його входом L дозволу синхронного паралельного завантаження, входом елемента АБО 15, входом Р о дозволу режиму лічби лічильника 2 і входом інвертора 11, вихід якого з'єднано зі входом Р 0 дозволу режиму лічби лічильника 3, другим входом елемента Т 7 і входами елементів І-НІ 9, 10. Вихід елемента АБО 4 з'єднано з другим входом елемента АБО 15 і входом інвертора 12, вихід якого з'єднано з першим входом елемента АБО 6 і другим входом елемента І-НІ 10, вихід якого з'єднано зі входом L дозволу режиму завантажувальних даних лічильника 1. Вихід елемента АБО 15 з'єднано з інверсними входами L DL-тригерів і другим входом елемента АБО 5. Перший і другий DL-тригери включено по схемі лічильника Джонсона зі зворотним зв'язком. Прямий вихід DL-тригера 14 з'єднано зі входом D DL-тригера 16, інверсний вихід DL- тригера 16 з'єднано зі входом D DL- тригера 14. Наданий зв'язок забезпечує коефіцієнт перерахування (кількість станів схеми), який дорівнює чотирьом, з послідовністю переходів: 00, 01, 11, 10. Прямий вихід DL-тригера 14 з'єднано з третім входом елемента АБО 5, прямий вихід DLтригера 16 з'єднано з четвертим входом елемента АБО 5. 2 UA 93721 U 5 10 15 20 25 30 35 40 45 50 55 60 Виходи розрядів Q0-Q3 лічильника 2 з'єднано зі входами D0-D3 подачі завантажувальних даних лічильника 3 і входами елемента АБО 4. Вихід переповнювання лічильника 1 з'єднано з другим входом елемента АБО 6 і другим входом елемента І-НІ 9. Вихід елемента АБО 6 з'єднано зі входом U налагодження на режим підсумовування/віднімання лічильника 2. Вихід елемента І-НІ 9 з'єднано зі входом Ро дозволу режиму лічби лічильника 1. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 17 і конденсатора 18, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на вході R асинхронної установки у нульовий стан тригера 13 і входах елементів 7 та 8, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан DLтригерів і лічильників. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході тригерів, елемента АБО 4 і на виходах переповнювання Р 4 лічильників 1,3, що веде до формування рівня 0 на виході елемента 5, з'єднаного зі входом елемента І 8, що забезпечує підтвердження (блокування) рівня 0 на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 17, що забезпечує рівень 0 на входах асинхронної установки у нульовий стан тригерів і лічильників. Нульове значення сигналу з виходу переповнювання Р4 лічильника 3 і з виходу елемента АБО 4 формує на виході елемента АБО 15 (тобто на входах L DL- тригерів) нульового значення сигналу, що забезпечує дозвіл режиму переходу. Нульове значення сигналу з виходу переповнювання Р4 лічильника 3 формує одиничне значення на виході інвертора 11, а нульове значення сигналу з виходу елемента АБО 4 формує одиничне значення на виході інвертора 12, що забезпечує формування нульового значення сигналу на вході дозволу режиму завантаження лічильника 1. Одиничне значення з виходу інвертора 12 формує одиничне значення на вході U лічильника 2, що забезпечує режим складання. Оскільки режим асинхронної установки у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 8 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан тригерів і лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на вході і виході елемента АБО 5, а отже на вході та виході елемента І 8, що забезпечує рівень логічної одиниці на входах R DL-тригерів і лічильників, знімаючи блокування нульового стану. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається перехід лічильника, виконаного на DL тригерах, у стан 01, лічильника 2 - у стан 0001 і паралельне завантаження лічильника 1 значеннями сигналів В = b3b2b1b0, що подаються на відповідні входи D3D2D1D0, тобто лічильник 1 переходить у стан b3b2b1b0, формуючи одиничне значення на його виході переповнення, що забезпечує перехід лічильника 1 у режим віднімання і незмінність режиму складання лічильника 2. Під час вступу другого тактового імпульсу стан лічильника Джонсона залишиться незмінним, лічильник 1 переходить у стан b3b2b1b0-1, лічильник 2 переходить у стан 0010, лічильник 3 переходить у стан 0001, що веде до формування рівня логічної одиниці на виході переповнення лічильника 3 і рівня логічного нуля на виході інвертора 11, забезпечуючи перехід D-тригера у нульовий стан, лічильників 1, 2 у режим зберігання, а лічильника 3-у режим віднімання. Під час вступу подальших тактових імпульсів процеси проілюстровано на Фіг. 2 у вигляді епюр, що ілюструють роботу для варіанту налагодження В= 0010, до тих пір, поки зміст подільника і лічильників не стане рівним нулю, тобто формувач повернеться в початковий стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході формувача генерується одиночна пачка, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кожна з котрих містить програмовану кількість імпульсів, один з яких програмованої тривалості, яка дорівнює (b3b2b1b0+1)Тв центрі часового інтервалу дії серії, останні імпульси ліворуч від центрального тривалістю від значення, рівного Т до ВТ, і праворуч від центрального тривалістю від значення, рівного ВТ до Т. Сумарна кількість імпульсів в серії дорівнює 2В+1. Тривалість паузи між серіями в пачці дорівнює 2Т. На відміну від відомого пристрою формування одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, що містять кілька імпульсів, один з яких в центрі часового інтервалу дії серії, останні імпульси симетрично ліворуч і праворуч від центрального програмованої кількості і тривалості розширює функціональні можливості формувача. 3 UA 93721 U ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 35 40 45 Формувач одиночної пачки, яка містить чотири симетричних кодових серії імпульсів з програмованими часовими параметрами, кратними періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, який містить: два реверсивні двійкові лічильники, що мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; перший (чотиривходовий), другий (тривходовий) і третій (двовходовий) елементи АБО; два інвертори; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан; перший і другий двовходові елементи І; перший і другий елементи АБО; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом першого D-тригера, з одним входом елементів І; вихід першого елемента І з'єднано зі входом асинхронної установки D-тригера у нульовий стан; тактовий вхід D-тригера утворює вхід подання імпульсів запуску; другий вхід другого елемента І з'єднано з виходом другого елемента АБО, один з входів якого з'єднано з виходом D-тригера; вихід другого елемента І з'єднано зі входами асинхронної установки у нульовий стан лічильників; виходи розрядів другого лічильника з'єднано зі входами першого елемента АБО; тактові входи лічильників з'єднані між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задані параметри вихідних імпульсів, який відрізняється тим, що в нього введено два синхронних DL-тригери зі входами асинхронної установки у нульовий стан; третій реверсивний двійковий лічильник, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажувальних даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; четвертий елемент АБО; перший і другий двовходові елементи І-НІ, при цьому вихід переповнювання третього лічильника, який утворює вихід формувача, з'єднано з його входом дозволу синхронного паралельного завантаження, входом четвертого елемента АБО, входом дозволу режиму лічби другого лічильника і входом першого інвертора, вихід якого з'єднано зі входом дозволу режиму лічби третього лічильника, другим входом першого елемента І і входами першого і другого елементів І-НІ; вихід першого елемента АБО з'єднано з другим входом четвертого елемента АБО і входом другого інвертора, вихід якого з'єднано з першим входом третього елемента АБО і другим входом першого елемента ІНІ, вихід якого з'єднано зі входом дозволу режиму лічби першого лічильника; вихід четвертого елемента АБО з'єднано з другим входом другого елемента АБО і інверсними входами L DLтригерів; прямий вихід першого DL-тригера з'єднано зі входом D другого DL-тригера і третім входом другого елемента АБО; прямий вихід другого DL-тригера з'єднано з четвертим входом другого елемента АБО; інверсний вихід другого DL-тригера з'єднано зі входом D першого DLтригера; виходи розрядів другого лічильника з'єднано зі входами подачі завантажувальних даних третього лічильника; вихід переповнювання першого лічильника з'єднано з другим входом третього елемента АБО і другим входом другого елемента І-НІ; вихід третього елемента АБО з'єднано зі входом налагодження на режим підсумовування/віднімання другого лічильника; вихід другого елемента І-НІ з'єднано зі входом дозволу режиму завантаження першого лічильника; тактові входи третього лічильника і DL-тригерів з'єднано з тактовими входами першого і другого лічильників; входи асинхронної установки у нульовий стан DL-тригерів і третього лічильника з'єднано з виходом другого елемента І. 4 UA 93721 U Комп’ютерна верстка О. Рябко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 5