Формувач періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам

Реферат: Формувач періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам, містить два двійкові лічильники, перший з яких реверсивний налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий лічильник має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено третій реверсивні двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання. UA 73019 U (54) ФОРМУВАЧ ПЕРІОДИЧНОЇ ПОСЛІДОВНОСТІ ПАЧОК ІМПУЛЬСІВ З ПЕРЕСТРОЮВАНОЮ ТРИВАЛІСТЮ, КІЛЬКІСТЮ ІМПУЛЬСІВ В ПАЧЦІ І ФІКСОВАНОЮ ПАУЗОЮ МІЖ ПАЧКАМИ, РІВНОЮ ЧОТИРЬОМ ТАКТАМ UA 73019 U UA 73019 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і призначена для формування періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою проміж пачками, рівною чотирьом тактам. Відомі формувачі, що містять кварцовий задаючий генератор, який працює в безперервному режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972. Патенти на корисну модель України №№ 56885, 61312, 63857, 62657, 62705). Недолік відомих пристроїв - обмежені функціональні можливості. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам (патент України на корисну модель № 53542, бюл. № 19, 2010), який містить два двійкові лічильники, перший з яких реверсивний налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий лічильник має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого поєднаний зі входом дозволу лічби першого лічильника; тактові входи першого та другого лічильників сполучені між собою; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів. Недолік відомого пристрою - обмежені функціональні можливості. В основу корисної моделі поставлено задачу удосконалення формувача періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлена задача вирішується тим, що в формувач періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам, який містить два двійкові лічильники, перший з яких реверсивний налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий лічильник має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого поєднаний зі входом дозволу лічби першого лічильника; тактові входи першого та другого лічильників сполучені між собою; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід 1 UA 73019 U 5 10 15 20 25 30 35 40 45 50 55 60 подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, відповідно до корисної моделі введено третій реверсивні двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; спрощена структура першого лічильника, виконаного за схемою двох розрядного підсумованого лічильника на двох JK-тригерах, перший з яких має по одному входу J і К, а другий - по два входу, об'єднаних по І; третій елемент І; елемент І-НІ, елемент АБО-НІ, другий інвертор, при цьому, вихід першого JK-тригера з'єднано зі входом другого елемента АБО, входами J і К другого JK-тригера, другим входом першого елемента АБО; вихід другого JK-тригера з'єднано третім входом першого елемента АБО і з другим входом другого елемента АБО; вихід другого елемента АБО з'єднано зі входом дозволу режиму синхронного паралельного завантаження третього лічильника і з одним входом третього елемента І, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника; другий вхід третього елемента І з'єднано зі входом дозволу режиму лічби третього лічильника і виходом ІНІ, перший вхід якого з'єднано з виходом переповнювання третього лічильника і одним входом, елемента АБО-НІ; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; другий вхід елемента АБО-НІ з'єднано з виходом переповнення першого лічильника; вихід АБО-НІ з'єднано зі входами J і К першого і другого JK-тригерів, а також зі входом другого інвертора, вихід якого з'єднано з третім входом другого елемента АБО; вхід асинхронної установки у нульовий стан третього лічильника з'єднано зі входами асинхронної установки у нульовий стан другого лічильника і JK-тригерів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість імпульсів в пачці; тактовий вхід третього лічильника з'єднано з тактовими входами другого лічильника і JK-тригерів, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області застосування формувача і функціональних можливостей за рахунок забезпечення формування періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою проміж пачками, рівною чотирьом тактам. На фіг. 1 приведена схема формувача. Формувач містить три двійкові лічильники, два інвертор 3, 15, три елемента АБО 10, 14; три двох входових елемента І 4, 8, 9; двох входовий елемент І-НІ 12. двох входовий елемент АБОНІ 13, ланцюжок, що складається з послідовно з'єднаних резистора 5 і конденсатора 6; стартостопний пристрій, якій містить синхронний D-тригер 7 зі входом асинхронної установки у нульовий стан R. Перший (1) і третій (11) лічильники реверсивні двійкові, налагодженої на режим віднімання, кожен з яких має: вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних D0 - D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4. Другий лічильник, виконаний за схемою двох розрядного підсумованого на двох JK-тригерах 2, 16, перший з яких має по одному входу J і К, а другий - по два входу, об'єднаних по І. Загальна точка послідовно сполучених резистора 5 і конденсатора 6 сполучена з інформаційним входом D-тригера 7, з одним входом елемента 8 і з одним входом елемента 9; другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів; вихід елемента 8 сполучений зі входом асинхронної установки D-тригера 7 у нульовий стан; другий вхід елемента 9, який сполучений з виходом елемента 10, перший і другий входи якого з'єднано з виходами JK-тригерів 2, 16, а третій - з виходом D-тригера 7. Вихід елемента 9 з'єднаний зі входами R асинхронної установки у нульовий стан JK-тригерів 2, 16 і лічильників 1,11. Вихід JK-тригера 2 з'єднано зі входом елемента АБО 14, входами J і К тригера 16, другим входом елемента АБО 10; вихід JK-тригера 16 з'єднано третім входом елемента АБО 10 і з другим входом елемента АБО 14; вихід елемента АБО 14 з'єднано зі входом L дозволу режиму синхронного паралельного завантаження лічильника 11 і з одним входом елемента І 4, вихід якого з'єднано зі входом L дозволу режиму синхронного паралельного завантаження лічильника 1; другий вхід елемента І 4 з'єднано зі входом Р0 дозволу режиму лічби лічильника 11 і виходом елемента І-НІ 12, перший вхід якого з'єднано з виходом Р4 переповнювання лічильника 11 і 2 UA 73019 U 5 10 15 20 25 30 35 40 45 50 55 одним входом, елемента АБО-НІ 12; другий вхід елемента І-НІ 12 з'єднано з виходом інвертора 3; другий вхід елемента АБО-НІ 13 з'єднано з виходом Р4 переповнення лічильника 1; вихід АБО-Н 13І з'єднано зі входами J і К першого і другого JK-тригерів, а також зі входом інвертора 15, вихід якого з'єднано з третім входом елемента АБО 14. Входи D3D2D1D0 завантаження лічильника 1 утворюють входи b3b2b1b0 налагодження формувача на задану тривалість вихідних імпульсів (tи). Входи D3D2D1D0 завантаження лічильника 11 утворюють входи n3n2n1n0 налагодження формувача на задану кількість N імпульсів в пачці. Тактової лічильників 1, 11 і JK-тригерів 2, 16 з'єднано між собою, утворюючи вхід формувача С - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Тактовий вхід С тригера 7 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Вихід переповнювання Р 4 лічильника 1 утворює вихід формувача F. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки у нульовий стан відповідно тригерів 7, 2, 16 і лічильників 1, 11. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення тригери і лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів і на виходах переповнювання Р 4 лічильників 1, 16 що веде до формування рівня логічного нуля на виході елемента АБО 10, який з'єднано зі входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників у нульовий стан. Оскільки режим асинхронної установки лічильників у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 10, а отже на вході та виході елемента І 9, що забезпечує рівень одиниці на входах R лічильників, знімаючи блокування. Нульове значення сигналу з виходів переповнювання Р4 лічильників 1, 11 поступає на входи елемента АБО-НІ 14 формуючи на його виході рівень логічної одиниці, що забезпечує перехід другого лічильника, виконаного на тригерах 2, 16, у режим рахування і формування рівня логічного нуля на виході елемента АБО 14, що забезпечує перехід лічильників 1, 11 у режим синхронного паралельного завантаження. І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників 1, 11 значеннями сигналів, що подаються на відповідні входи D0 - D3, тобто лічильник 1 переходить у стан B = b3b2b1b0, лічильник 11-у стан N = n3n2n,n0, лічильник, виконаний на тригерах 2, 16 в одиничний стан (01). У результаті цього переходу сигнали на виходах переповнювання лічильників 1, 11 дорівнює рівню логічної одиниці, що веде до формування активного сигналу (рівня логічного 0) на вході дозволу режиму лічби лічильника 1, неактивного сигналу (рівня логічної 1) на входах Р0 і L лічильника 11 і рівня логічного нуля на виході елемента АБО-НІ 13, що веде до переходу другого лічильника і третього лічильників у режим зберігання. Під час вступу подальших тактових імпульсів, зміст лічильника 1 зменшуватиметься на одиницю, а стан другого лічильника і третього лічильників залишатися незмінним, до тих пір, поки зміст лічильника 1 не стане рівним 0, що веде до переходу лічильника 11 у режим лічби, а лічильника 1 - у режим синхронного паралельного завантаження. Режим зберігання другого лічильника залишатися незмінним. І тоді під час вступу чергового тактового імпульсу знову відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи D0 - D3, тобто лічильник 1 переходить у стан B = b3b2b1b0, зміст лічильника 11 зменшуватиметься на одиницю, а стан другого лічильника залишатися незмінним. Під час вступу подальших тактових імпульсів процеси повторюються до тих пір, поки зміст лічильників 1 і 11 не стане рівним 0, у результаті чого на виході елемента АБО-НІ 13 формується одиничне значення, що веде до переходу другого лічильника у режим лічби, а лічильників 1, 11 у режим зберігання нульового стану. Під час вступу подальших тактових імпульсів зміст другого лічильника збільшуватиметься на одиницю, а нульовий стан лічильників 3 UA 73019 U 5 10 15 20 25 30 35 40 1, 11 залишатися незмінним до тих пір, поки зміст лічильника не стане рівним 0, тобто формувач повернеться вихідний стан. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнювання Р4 лічильника 1 генерується періодична послідовність пачок імпульсів з фіксованою паузою проміж пачками, яка дорівнює чотирьом, з перенастроюваною тривалістю і кількістю імпульсів в пачці, параметри яких визначаються значенням управляючих слів В, N, тобто, тривалість імпульсів в пачці tи = ВТ, тривалість паузи між імпульсами в пачці дорівнює Т, кількість імпульсів в пачці дорівнює N+1. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану лічильників. Якщо у момент вступу тактового імпульсу другий лічильник знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 9, що призведе до припинення процесу генерації. Якщо у момент вступу другий лічильник знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на виходах JK-тригерів, з'єднаних зі входами елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід другого лічильника у нульовий стан, на виході елемента АБО 10 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 9, що приведе до блокування нульового стану лічильників, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з трьох кілець (верхнє кільце - граф переходів лічильника 11, середнє кільце - граф переходів другого лічильника, нижнє кільце - граф переходів лічильника 1) із загальною вершиною, відповідною нульовому стану лічильників, а на фіг. 3 - епюри, що ілюструють роботу для варіанту налагодження В=2, N=3. На відміну від відомого пристрою забезпечення формування періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою проміж пачками, рівною чотирьом тактам, розширює область застосування формувача і його функціональні можливості. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 45 50 55 60 Формувач періодичної послідовності пачок імпульсів з перестроюваною тривалістю, кількістю імпульсів в пачці і фіксованою паузою між пачками, рівною чотирьом тактам, який містить два двійкові лічильники, перший з яких реверсивний налагоджений на режим віднімання, має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; другий лічильник має вхід подачі імпульсів синхронізації, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, перший і другий елементи АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом першого елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників у нульовий стан; вихід переповнювання першого лічильника, який утворює вихід формувача, з'єднано зі входом інвертора, вихід якого поєднаний зі входом 4 UA 73019 U 5 10 15 20 25 дозволу лічби першого лічильника; тактові входи першого та другого лічильників сполучені між собою; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, який відрізняється тим, що в нього введено третій реверсивні двійковий лічильник, налагоджений на режим віднімання, який має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; спрощена структура першого лічильника, виконаного за схемою двох розрядного підсумованого лічильника на двох JK-тригерах, перший з яких має по одному входу J і К, а другий - по два входу, об'єднаних по І; третій елемент І; елемент І-НІ, елемент АБО-НІ, другий інвертор, при цьому, вихід першого JK-тригера з'єднано зі входом другого елемента АБО, входами J і К другого JK-тригера, другим входом першого елемента АБО; вихід другого JK-тригера з'єднано третім входом першого елемента АБО і з другим входом другого елемента АБО; вихід другого елемента АБО з'єднано зі входом дозволу режиму синхронного паралельного завантаження третього лічильника і з одним входом третього елемента І, вихід якого з'єднано зі входом дозволу режиму синхронного паралельного завантаження першого лічильника; другий вхід третього елемента І з'єднано зі входом дозволу режиму лічби третього лічильника і виходом І-НІ, перший вхід якого з'єднано з виходом переповнювання третього лічильника і одним входом, елемента АБО-НІ; другий вхід елемента І-НІ з'єднано з виходом першого інвертора; другий вхід елемента АБО-НІ з'єднано з виходом переповнення першого лічильника; вихід АБО-НІ з'єднано зі входами J і К першого і другого JK-тригерів, а також зі входом другого інвертора, вихід якого з'єднано з третім входом другого елемента АБО; вхід асинхронної установки у нульовий стан третього лічильника з'єднано зі входами асинхронної установки у нульовий стан першого лічильника і JK-тригерів; входи паралельного завантаження третього лічильника утворюють входи налагодження формувача на задану кількість імпульсів в пачці; тактовий вхід третього лічильника з'єднано з тактовими входами другого лічильника і JKтригерів, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. 5 UA 73019 U 6 UA 73019 U Комп’ютерна верстка Д. Шеверун Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 7