Пристрій для передачі дискретних сигналів

Устройство для передачи дискретных сигналов, содержащее блок датчиков, включающий "n" индивидуальных датчиков, первые выходы всех датчиков объединены и подключены к шине, объединяющей первые выходы "n" узлов блока сопряжения, к которым подключены аноды первых диодов, а вторые выходы "n" узлов являются выходами блока сопряжения и подключены к "n" основным входам преобразователя параллельного кода в последовательный, содержащего мультиплексор-демультиплексор и первый счетчик, выходы которого подключены к группе адресных шин мультиплексора-демультиплексора, группа информационных шин которого является входами преобразователя, а выход подключен к одному выводу первого ограничивающего резистора, входу первого порогового элемента, соединенного выходом со входом первого формирователя, выход которого соединен с первым входом блока управления, а также, через второй ограничивающий резистор, к выходу первого коммутатора, информационный вход которого соединен с положительным полюсом источника питания, отрицательным полюсом соединенным с другим выводом первого ограничивающего резистора и с информационным входом второго коммутатора, подключенного выходом к общей шине датчиков, причем у первого формирователя нулевая шина объединена с отрицательным выводом источника питания и с нулевой шиной второго формирователя, подключенного выходом к С-входу и, через первый элемент задержки, к R-входу первого счетчика, а вход управления - со вторым выходом блока управления, содержащего генератор, подключенный выходом ко входу инвертора и С-входу распределителя, первый, второй и третий выходы которого являются, соответственно, вторым, третьим и четвертым выходами блока, а четвертый выход подключен ко входу первого одновибратора, соединенного выходом с С-входом второго счетчика и первым входом первого элемента ИЛИ, подключенного выхо A (54) ПРИСТРІЙ ДЛЯ П ЕРЕДАЧІ ДИСКРЕТНИХ СИГНАЛІВ 28461 блока управления, первый вход которого соединен с информационным входом ОЗУ и входом второго элемента задержки, подключенного выходом ко второму входу первого компаратора, второй выход блока управления соединен с объединенными входами управления первого и второго коммутаторов, в блок управления дополнительно введен пятый коммутатор, у которого соединены: первый информационный вход с С-входом второго триггера и выходом третьего элемента И, первый вход которого соединен с выходом инвертора, управляющий вход - с выходом первого триггера, выход - с управляющим входом ОЗУ, а второй информационный вход - со вторым входом третьего элемента И и первым выходом распределителя, у которого второй выход соединен с С-входом третьего триггера, у которого соединены: прямой выход со вторым входом второго элемента ИЛИ и Д-входом первого триггера, инверсный выход - с R-входом первого триггера, а R-вход - со вторым входом второго элемента И, первым входом третьего элемента ИЛИ, а также с выходом четвертого триггера, у которого соединены: Д-вход с выходом первого триггера, С-вход - с С-входами у первого и пятого триггеров и дополнительным выходом второго счетчика, а R-вход - со вторым входом третьего элемента ИЛИ, первым входом первого элемента И, подключенного вторым входом к выходу второго триггера, а также с выходом пятого триггера, соединенного Д-входом с выходом второго элемента И, в блок контроля дополнительно введены дешифратор, шестой коммутатор, второй компаратор и четвертый элемент И, причем выход "ошибка" устройства соединен с выходом шестого триггера и с первым входом шестого элемента ИЛИ, подключенного выходом к Д-входу шестого триггера, а вторым входом - к выходу второго компаратора, у которого первый вход через первый вход блока подключен к выходу первого формирователя, второй вход компаратора соединен с выходом шестого коммутатора, у которого соединены: первый управляющий вход - с инверсным выходом пятого элемента ИЛИ, второй управляющий вход - с первым выходом дешифратора и первым входом пятого элемента ИЛИ, третий управляющий вход - со вторым входом пятого элемента ИЛИ и вторым выходом дешифратора, подключенного входами через группу вторых входов блока к основным выходам второго счетчика блока управления, первый информационный вход - к первому входу четвертого элемента ИЛИ и к третьему выходу блока управления через третий вход блока, второй информационный вход - к прямому выходу четвертого элемента ИЛИ и первому входу четвертого элемента И, подключенного выходом к С-входу шестого триггера, а вторым входом - к шестому выходу блока управления через четвертый вход блока контроля, вход "сброс" которого соединен с R-входом шестого триггера, а пятый вход с четвертым выходом блока управления и со вторым входом четвертого элемента ИЛИ, инверсный выход которого соединен с третьим информационным входом шестого коммутатора. Изобретение относится к системам телемеханики и может быть использовано для спорадической передачи информации от датчиков, характеризующихся двумя дискретными состояниями, которые отображаются сигналами "1" и "0". Известно устройство для спорадической передачи телесигнализаци (авторское свидетельство № 1260996, G08с19/28, бюллетень № 36, 1986 г., автор Портнов М.Л.), содержащее коммутаторы, преобразователь параллельного кода в последовательный, генератор, распределитель, компаратор, триггеры и регистры памяти. В таком устройстве циклически сравниваются текущие и хранимые в памяти сигналы, отображающие состояния датчиков; при обнаружении несовпадения спорадически вырабатывается сигнал "запрос передачи", а после получения разрешающего сигнала "передача" устройство передает "данные". Спорадическая передача информации обеспечивает уменьшение загрузки каналов связи. Введенными в устройство элементами проводится автотестирование его работоспособности. Недостатком известного устройства является отсутствие цепей контроля исправности связей с датчиками, что снижает достоверность передаваемой информации. Наиболее близким по технической сущности к предложенному является устройство для передачи телесигнализации (заявка № 96062517 от 25.06.1996, авторы Портнов Е.М. и Портнов М.Л.), содержащее блок датчиков, включающий "n" индивидуальных датчиков, первые выходы всех дат чиков объединены и подключены к шине, объединяющей первые выходы "n" узлов блока сопряжения, к которым подключены аноды первых диодов, а вторые выходы "n" узлов являются выходами блока сопряжения и подключены к "n" основным входам преобразователя параллельного кода в последовательный, содержащего мультиплексордемультиплексор и первый счетчик, выходы которого подключены к группе адресных шин мультиплексора-демультиплексора, группа информационных шин которого являются входами преобразователя, а выход подключен к одному выводу первого ограничивающего резистора, входу первого порогового элемента, соединенного выходом со входом первого формирователя, выход которого соединен с первым входом блока управления, а также, через второй ограничивающий резистор, к выходу первого коммутатора, информационный вход которого соединен с положительным полюсом источника питания, отрицательным полюсом соединенным с другим выводом первого ограничивающего резистора и с информационным входом второго коммутатора, подключенного выходом к общей шине датчиков, причем у первого формирователя нулевая шина объединена с отрицательным выводом источника питания и с нулевой шиной второго шиной второго формирователя, подключенного выходом к С-входу и , через первый элемент задержки, к R-входу первого счетчика, а вход управления - со вторым выходом блока управления, содержащего генератор, подключенный выходом ко входу инвертора и C-входу рас 2 28461 пределителя, первый, второй и третий выходы которого являются, соответственно, вторым, третьим и четвертым выходами блока, а четвертый выход подключен ко входу первого одновибратора, соединенного выходом с С-входом второго счетчика и первым входом первого элемента ИЛИ, подключенного выходом к R-входу распределителя, а другим входом - через второй одновибратор - к дополнительному выходу второго счетчика, у которого соединены: R-вход с вы ходом второго одновибратора, основные выходы - с пятой группой выходов блока и с группой адресных шин ОЗУ, вход задания режима записи-считывания у которого соединен с выходом первого триггера, а выход - с Д-входом второго триггера, подключенного выходом к первому входу первого компаратора, выход которого соединен с первым входом второго элемента ИЛИ, подключенного выходом к Д-входу третьего триггера, причем блок управления включает также четвертый и пятый триггеры, пятый коммутатор, третий элемент ИЛИ, первый, второй и третий элементы И, второй элемент задержки, выход первого элемента И является выходом "данные", выход третьего элемента ИЛИ выходом "запрос передачи", первый вход второго элемента И - входом "передача" устройства, а выход инвертора - шестым выходом блока управления, первый вход которого соединен с первым входом блока контроля, включающего шестой триггер, четвертый, пятый и шестой элементы ИЛИ. В таком устройстве в блок контроля вводится индивидуальный для каждого датчика разделительный диод, а в блок управления - элементы для формирования контрольных сигналов, с помощью которых определяется отсутствие обрывов цепей связи с датчиками. Однако в нем отсутствует контроль коротких замыканий цепей связи с датчиками и рассинхронизации при вводе и обработке сигнале от датчиков. Сутью изобретения является повышение достоверности передаваемой информации за счет введения более полного контроля цепей связи с датчиками, что особенно важно при использовании устройства для ввода число-импульсных дискретных сигналов от счетчиков с целью коммерческого учета потребления электроэнергии. Это достигается тем, что в индивидуальные для каждого датчика узлы блока сопряжения дополнительно введены вторые диод и пороговый элемент - стабилитрон, объединенные аноды которых являются индивидуальными вторыми выходами блока, катод второго стабилитрона соединен с катодом первого диода, а катод второго диода соединен со вторым индивидуальным выходом от датчиков, дополнительно введенный блок формирования контрольных сигналов включает третий диод и третий пороговый элемент - стабилитрон, причем катод диода и анод стабилитрона являются первым и вторым выходами блока, соединенными, соответственно, с первой и второй группами дополнительных информационных входов преобразователя параллельного кода в последовательный, а анод третьего диода и катод третьего стабилитрона объединены и подключены к выходу второго коммутатора, который также соединен че рез третий и четвертый ограничивающие резисторы, соответственно, с вы ходами третьего и четвертого коммутаторов, объединенные информационные входы которых подключены к положительному полюсу источника питания, а управляющие входы - к третьему и четвертому выходам блока управления, первый вход которого соединен с информационным входом ОЗУ и входом второго элемента задержки, подключенного выходом ко второму входу первого компаратора, второй выход блока управления соединен с объединенными входами управления первого и второго коммутаторов, в блок управления дополнительно введен пятый коммутатор, у которого соединены: первый информационный вход с С-входом второго триггера и выходом третьего элемента И, первый вход которого соединен с выходом инвертора, управляющий вход - с выходом первого триггера, выход - с управляющим входом ОЗУ, а второй информационный вход - со вторым входом третьего элемента И и первым выходом распределителя, у которого второй выход соединен с С-входом третьего триггера, у которого соединены: прямой выход со вторым входом второго элемента ИЛИ и Д-входом первого триггера, инверсный выход - с R-входом первого триггера, а R-вход - со вторым входом второго элемента И, первым входом третьего элемента ИЛИ, а также с выходом четвертого триггера, у которого соединены: Д-вход с выходом первого триггера, С-вход - с С-входами у первого и пятого триггеров и дополнительным выходом второго счетчика, а R-вход - со вторым входом третьего элемента ИЛИ, первым входом первого элемента И, подключенного вторым входом к выходу второго триггера, а также с выходом пятого триггера, соединенного Д-входом с выходом второго элемента И, в блок контроля дополнительно введены дешифратор, шестой коммутатор, второй компаратор и четвертый элемент И, причем выход "ошибка" устройства соединен с выходом шестого триггера и с первым входом шестого элемента ИЛИ, подключенного выходом к Д-входу шестого триггера, а вторым входом - к выходу второго компаратора, у которого первый вход через первый вход блока подключен к выходу первого формирователя, второй вход компаратора соединен с выходом шестого коммутатора, у которого соединены: первый управляющий вход - с инверсным выходом пятого элемента ИЛИ, второй управляющий вход - с первым выходом дешифратора и первым входом пятого элемента ИЛИ, третий управляющий вход - со вторым входом пятого элемента ИЛИ и вторым выходом дешифратора, подключенного входами через группу вторых входов блока к основным выходам второго счетчика блока управления, первый информационный вход - к первому входу четвертого элемента ИЛИ и к третьему выходу блока управления через третий вход блока, второй информационный вход - к прямому выходу четвертого элемента ИЛИ и первому входу четвертого элемента И, подключенного выходом к С-входу шестого триггера, а вторым входом - к шестому выходу блока управления через четвертый вход блока контроля, вход "сброс" которого соединен с R-входом шестого триггера, а пятый вход с четвертым выходом блока управления и со вторым входом четвертого элемента ИЛИ, инверсный 3 28461 выход которого соединен с третьим информационным входом шестого коммутатора. Благодаря введению новых элементов и организации новых связей между элементами, являющимися общими для устройства - прототипа и предложенного устройства, достигается: 1) обнаружение как обрывов, так и коротких замыканий в цепях связи с датчиками; 2) контроль работоспособности узлов ввода и обработки информации за счет введения специальных, контрольных сигналов в пределах каждого цикла сканирования датчиков. Таким образом, в предложенном устройстве повышается достоверность передаваемой информации по сравнению с устройством-прототипом. На фиг. 1 приведена структурная схема устройства, на фиг. 2 - функциональные схемы блоков управления и контроля, а на фиг. 3-1...3-7 временные диаграммы, поясняющие основные режимы работы устройства. Устройство содержит блок 1 датчиков, включающий датчики 1-1...1-n. Выходы 1 всех датчиков объединены, а индивидуальные выходы 2 подключены ко входам соответствующи х узлов 2-1... ...2-n блока сопряжения 2. Каждый узел блока 2 включает первый 3 и второй 4 диоды и первый пороговый элемент - стабилитрон 5. Выходы 1 всех узлов 2-1...2-n объединены и соединены c общей шиной от датчиков 1-1...1-n, а индивидуальные выходы 2 образуют гр уппу вы ходов 1...n, которая подключена к группе соответствующих основных информационных входов (И) преобразователя 6 параллельного кода в последовательный, который состоит из мультиплексора-демультиплексора 7 и счетчика 8, выходы 1-m у которого соединены с группой адресных (А) шин 7. К выходу 7 подключен первый ограничивающий резистор 9. К двум группам дополнительных входов Д1 и Д2 7 подключены соответствующие вы ходы блока 10 формирования контрольных сигналов, включающего третий диод 11 и второй пороговый элемент - стабилитрон 12. Выход блока 6 соединен с выходом первого коммутатора 13, который вместе со вторым 14, третьим 15 и четвертым 16 коммутаторами обеспечивает опрос информации датчиков, а также со входом третьего порогового элемента стабилитрона 17. Выход 17 подключен ко входу первого формирователя 18, образующего сигналы, отображающие состояния датчиков. Для управления блоком 6 используется второй формирователь 19. Коммутатор 14 подключен к объединенной шине блоков 1, 2 и 10. Выходы коммутаторов 13, 15 и 16 подключены к цепям нагрузки через второй 20, третий 21 и четвертый 22 ограничивающие резисторы. Выход формирователя 19 подключен к С-входу счетчика 8 непосредственно, а к R-входу счетчика - через первый элемент задержки 23. Блок управления 24 содержит генератор 25, сигналы которого воспринимаются распределителем 26. Первый 27 и второй 28 одновибраторы управляют работой второго счетчика 29 и распределителя 26. Выходы (1…m) 29 подключены ко входам ОЗУ 30, в котором хранятся полученные от датчиков сигналы. Для обработки информации от датчиков используется пятый коммутатор 31, первый 32, второй 33, третий 34, четвертый 35 и пя тый 36 триггеры. Компаратором 37 определяются изменения выходных сигналов от датчиков, которые поступают на 37 через второй элемент задержки 38. Первый 39, второй 40 и третий 41 элементы ИЛИ, а также первый 42, второй 43, третий 44 элементы И и инвертор 45 включены в цепи формирования рабочих и выходных сигналов для основных узлов блока 24. Блок 24 формирует выходные сигналы устройства "данные" и "запрос передачи", а также воспринимает от внешнего устройства, не показанного на фиг. 1 и 2, сигнал "передача". По входу 1 блок 24 принимает сигналы от формирователя 18, а по выходам 2...6 - образует сигналы, управляющие работой коммутаторов 13, 14, 15 и 16 и формирователем 19, а также блоком контроля 46. В блок контроля 46 включен шестой триггер 47, выход которого является выходом "ошибка" устройства, а R-вход соединен со входом "сброс" устройства. В цепи управления триггером 47 включены четвертый 48, пятый 49 и шестой 50 элементы ИЛИ, дешифратор 51, шестой коммутатор 52, второй компаратор 53 и четвертый элемент И 54. Для построения мультиплексора-демультиплексора 7 могут использоваться, например, микросхемы К561КП2, особенностью которых является двунаправленность передачи сигналов как со входов на общий выход (режим мультиплексора), так и с общего выхода на один из входов, номер которого определяется сигналами на шинах А (режим демультиплексора). Счетчики 8 и 29 могут быть построены на микросхемах К561ИЕ10. Коммутаторы 13...16 и формирователи 18 и 19 должны включать оптроны, например A0T128, для гальванического отделения датчиков от остальной части устройства, а также усилитель для формирования входных и выходных сигналов с требуемыми электрическими параметрами. Для питания узлов, связанных с получением сигналов от датчиков и гальванически изолированных от остальных узлов, используется отдельный источник питания с выходами +U и -U. Источник питания остальной аппаратуры устройства на фиг. 1 и 2 не показан. Элементы задержки 23 и 38 включают интегрирующие RC-цепочки, параметры которых определяют установленные временные сдвиги между входными и выходными сигналами. Для построения распределителя 26 может использоваться микросхема К561ИЕ9, а для построения одновибраторов 27 и 28 - триггеры K561TM2, у которых между выходом и R-входом устанавливается времязадающая интегрирующая RС-цепочка. ОЗУ 30 выполняется по схеме с одним информационным входом и одним выходом, для ее построения может использоваться микросхема К561PУ2. Триггеры 32...36 и 47 выполняются на микросхемах К561TМ2, причем у некоторых триггеров входы "S" или "R" функционально не используются и на фиг. 2 не показаны. Одноразрядные компараторы 37 и 53 построены на микросхеме 561ЛП2, а коммутаторы 31 и 52 - на комбинации из логических элементов И, ИЛИ. Дешифратор 51 состоит из многоразрядных схем И, с помощью которых выделяются заданные комбинации кодовых входных сигналов; для формирования выходных сигналов в 51 включаются также элементы ИЛИ. 4 28461 При описании работы устройства предполагается, что датчики 1-1...1-n представляют собой неполярные контакты реле или бесконтактные схемы, выход которых образуется элементом, эквивалентным n-p-n. транзистору. Для определенности предполагается также, что сигналу "1" от датчика соответствует малое сопротивление (20 кОм) между этими выводами. Устройство работает следующим образом. По сигналу "1" на выходе 2 блока 24 (фиг. 3-2) отпираются коммутаторы 13 и 14 и формирователь 19. При этом на выход 13 проходит сигнал +U, а на выход 14 - сигнал -U. Фронтом сигнала от 19 счетчик 8 переводится в очередное кодовое состояние, отображаемое комбинацией сигналов на выходах 1...m. Длительность рабочего сигнала на выходе 19 меньше порога срабатывания 23, поэтому сигнал "1" на R-входе 8 не образуется, счетчик на устанавливается в начальное состояние. Сигналы на выходах 1...m определяют номер входа 7, подключенного к его выходу. Предположим, что номер входа "а" (фиг. 3-6а), причем от датчика "а" поступает сигнал "1". При указанных условиях образуется токовая цепь из нижеприведенных элементов: +U®13®20®7®вход "а"®4®датчик "а"®14®-U. Величина порога срабатывания элемента 17 выбирается заведомо большей суммы падений напряжения на внутреннем сопротивлении открытого канала 7, диоде 4, замкнутой цепи между выходами 1 и 2 датчика "а" и внутреннем сопротивлении открытого коммутатора 14. Поэтому формирователь 18 удерживается в запертом состоянии, а сигнал на входе 1 блока 24 равен "0" (фиг. 3-6-а). Предположим, что от датчика "б" (фиг. 3-6-б) поступает сигнал "0", поэтому приведенная выше токовая цепь оказывается практически разомкнутой, но при этом создается следующая цепь: +U®13®20®9®-U. Соотношение величин резисторов 20 и 9 выбрано так, чтобы напряжение на резисторе 9 оказалось заведомо больше порогового напряжения стабилитрона 17. В результате формирователь 18 отпирается, а сигнал на входе 1 блока 24 оказывается равным "1". Как видно, по сигналу "1" от выхода 2 блока 24 на его вход 1 подаются сигналы, соответствующие состоянию датчиков. По сигналам "1" на выходах 3 и 4 блока 24 проводится тестовая проверка исправности - отсутствия обрывов или коротких замыканий, в цепях связи с датчиками. Рассмотрим работу устройства в тестовом режиме. По сигналу "1" на выходе 3 блока 24 открывается коммутатор 15, а коммутаторы 13 и 14 запираются. В результате при опросе датчика "а" образуется нижеследующая токовая цепь: +U®15®21®выход 1 узла 2-"а"®3®5®7®9®-U. Величина резистора 21 значительно меньше, чем 9, поэтому напряжение на 9 оказывается выше порога срабатывания 17. Формирователь 18 открывается - на входе 1 блока 24 образуется сигнал "1". Таким образом на этом этапе работы сигналы на входе 1 блока 24 должны быть равными "1" при сканировании любого датчика (фиг. 3-6-а, 3-6-б). Если цепь от выхода 2 до входа блока 6 оказывается разомкнутой или сопротивление цепи больше нормы, напряжение на сопротивлении 9 становится меньше порога срабатывания 17, а сигнал на входе 1 блока 24 - равным "0" (фиг. 3-6-в). По сигналу "1" на выходе 4 блока 24 открывается коммутатор 16, а коммутатор 15 запирается. При сканировании датчика "а" образуется токовая цепь: +U®16®22®выход 1 узла 2-"а"®3®5®7®9®-U. Величина резистора 22 значительно больше 21 и выбирается так, что при отсутствии короткого замыкания между общей шиной датчиков и выходом 2 узла 2-"а" из-за падения напряжения, равного порогу срабатывания стабилитрона 5, напряжение на 9 оказывается меньше порога срабатывания 17. В результате формирователь 18 заперт, а сигнал на входе 1 блока 24 равен "0" (фиг. 3-6-а, 3-6-б). Если же указанная цепь замкнута, напряжение на резисторе 9 увеличивается на величину порога срабатывания 5, что приводит к открыванию формирователя 18 и появлению на входе 1 блока 24 сигнала "1" (фиг. 3-6-г). Итак, при нормальном состоянии цепей связи с датчиками последовательность сигналов на входе 1 блока 24 при поступлении сигналов "1" на выходах 2, 3 и 4 равна 010 - при сигнале от датчика, равном "1", или 110 - при сигнале от датчика, равном "0". Если зафиксирован обрыв цепи связи с датчиками, последовательность сигналов становится равной 100, а при коротком замыкании цепи связи – 011. По виду последовательности сигналов может быть зафиксирован факт и вид неисправности. Кроме основных, у мультиплексора 7 выделяются две группы дополнительных входов Д1 и Д2, соответственно. На эти х входах формируются контрольные сигналы, которые позволяют обнаружить искажения передаваемой информации из-за неисправности узлов приема, и обработки сигналов от датчиков. Номера входов Д1 и Д2 выбираются так, чтобы подвергнуть контролю больший объем аппаратуры, В устройстве группа Д1 включает два входа 7, соответствующие выходным сигналам от счетчика 8, равным 11… и 00… (число "1" и "0" равно "m"); группа Д1 также включает два входа 7, соответствующие сигналам от счетчика 8, равным 10... и 01... (общее число чередующи хся сигналов "1" и "0" равно "m"). С учетом сказанного, если число датчиков равно "n", общее число входов у 7 равно (n+4), а число выходных сигналов (разрядов у счетчика 8 равно m = S log(n + 4 ) , где S - знак округления числа "m" до ближайшего большего целого. Например, если 60³n³29 m=8. Сигналы, подаваемые на входы Д1 и Д2, образуются блоком 10 - на выходах диода 11 и стабилитрона 12, соответственно. Пороговое напряжение стабилитрона 12 выбрано большим, чем у 5. Рассматривая, аналогично приведенным выше примерам, токовые цепи для входов Д 1 и Д2, получаем, что при сканировании Д1 последовательность сигналов на входе 1 блока 24 равна 111, а при сканировании Д2 - 000 (фиг. 3-7-Д1 и 3-7-Д2). Благодаря тому, что приведенные последова 5 28461 тельности отличаются от получаемых при сканировании основных входов 7, обеспечивается возможность выделения режима тестирования и проверки правильности работы узлов и блоков устройства. Рассмотрим работу блока управления 24. Генератор 25 формирует периодические сигналы (фиг. 3-1) с частотой F. Три смежных периода сигналов 25 выделяются для получения информации о состоянии одного датчика и проверочных сигналов, определяющих исправность цепей связи с этим датчиком. Так как общее число входов 7 равно (n+4), цикл сканирования всех датчиков составляет 3×(n+4)/F. Исходя из полученного времени цикла и требуемого быстродействия устройства выбирается частота F. Сигналы от 25 преобразуются распределителем 26 в последовательность сигналов на выходах "1", "2", "3" и "4". По фронту сигнала "4" запускается в работу одновибратор 27, сигнал от которого через первый элемент ИЛИ 39 возвращает распределитель в позицию "1". Сигналы на выходах "1", "2", "3" и "4" распределителя 26 приведены на фиг. 3-2...3-5, Сигналы "1", "2", "3" подаются, соответственно, на выходы 2, 3 и 4 блока 24. По сигналу от 27 счетчик 29 переводится в следующую кодовую позицию, при этом блок 24 переводится на обработку сигнала от следующего по номеру датчика. Как было указано выше, по сигналу с выхода 2 блока 24 блок 6 также переключается на сканирование состояния очередного датчика. При появлении сигнала "1" на выходе "1" распределителя 26 от 6 поступает сигнал, соответствующий текущему состоянию выбранного датчика. В это же время из ОЗУ 30 по сигналу "1" на входе управления (СЕ) выводится сигнал, соответствующий ранее зафиксированному состоянию датчика. Действительно, триггер 32 удерживается в состоянии "0", поэтому ОЗУ сигналом "0" по входу задания режима работы (R/W) осуществляет считывание данных. Этим же сигналом от триггера 32 коммутатор 31 установлен в режим передачи на выход сигнала с выхода "1" распределителя 26. Полученный на выходе ОЗУ 30 сигнал заносится в триггер 33 со сдвигом на половину периода сигнала 25, чем исключается влияние задержки вывода сигнала из ОЗУ 30. Сдвиг сигнала управления триггером 33 обеспечивается элементом И 44, который воспринимает сигналы с выхода "1" распределителя 26 и от инвертора 45 сигналов от генератора 25. Сигнал от триггера 33 и от формирователя 18, поступившего на вход 1 блока 24, сравнивается компаратором 37. Результат сравнения заносится в триггер 34 по фронту сигнала "2" от распределителя 26. Элемент задержки 38 обеспечивает удержание сигнала, принятого от формирователя 1, до момента управления триггером 34. После установки триггера 34 в "1" он теряет чувствительность к сигналам от 37 благодаря введению элемента ИЛИ 40. В результате триггер 34 остается в состоянии "1" до момента поступления сигнала "1" на его R-вход. После завершения очередного цикла сканирования состояния всех датчиков по сигналу "1" с (m+1) выхода счетчика 29 триггер 32 переводится в "1", если в течение закончившегося цикла зафиксировано изменение состояния любого датчика. Триггер 32 удерживается в "1" в течение одного цикла сканирования состояния датчиков. Этот цикл выделяется для записи информации от датчиков в ОЗУ 30. ОЗУ переводится на запись данных по сигналу "1", поданному на его вход задания режима работы (R/W) от триггера 32. Чтобы избежать влияния задержки в появлении сигнала на информационном входе (Д) ОЗУ 30 относительно момента записи в него информации, на управляющий вход (СЕ) ОЗУ 30 сигнал подается со сдвигом на половину периода сигнала 25. Это достигается тем, что в данном режиме по сигналу "1" от триггера 32 коммутатор 31 переключается на передачу на выход сигнала от 44. При поступлении очередного сигнала "1" с выхода (m+1) счетчика 29 устанавливается в "1" триггер 35, в результате чего триггеры 34 и 32 возвращаются в "0". Сигнал "1" от 35 через ИЛИ 41 подается на выход "запрос передачи" устройства; блок 24 и устройство в целом ожидают поступления сигнала "передача", разрешающего передачу новой информации. При поступлении сигнала "передача" образуется сигнал "1" на выходе И 43 и Д-входе триггера 36. Триггер 36 переводится в "1" фронтом очередного сигнала "1" на (m+1) выходе счетчика 29, По сигналу от триггера 36 возвращается в "0" триггер 35, поэтому фронтом следующего сигнала, поступающего на С-вход триггера 36, он возвращается в "0". В течение одного цикла сканирования сигналов от датчиков, когда триггер 36 удерживается в "1", информация, считываемая из ОЗУ 30 и заносимая в триггер 33, через И 42 поступает на выход "данные" устройства. Выдаваемые данные могут сопровождаться синхронизирующими сигналами с выхода "1" распределителя 26 и управляющим сигналом с выхода триггера 36. Важно подчеркнуть, что длительность импульсов одновибратора 28, воспринимающего сигналы с выхода (m+1) счетчика 29, делается большей времени срабатывания элемента задержки 23. Так как сигнал от 28 поступает не только на R-вход счетчика 29, но и (через ИЛИ 39) на R-вход распределителя 26, длительность сигнала на выходе "1" распределителя 26 в конце каждого цикла сканирования состояния датчиков увеличивается. В результате, по сигналу "1" на выходе 23 счетчик 8 переводится в начальное состояние, т.е. синхронизируется относительно счетчика 29. Рассмотрим работу блока контроля 46. Дешифратор 51 воспринимает по группе входов 2 вы ходные сигналы с выходов 5 блока 24 от основных выходов (1...m) счетчика 29. На выходе 1 дешифратора 51 образуется сигнал "1" при поступлении на его входы сигналов 00... или 11..., а на выходе 2 - при поступлении на его входы сигналов 0101... или 1010..., т.е. комбинаций кодовых сигналов, соответствующи х номерам входов Д1 и Д2 мультиплексора 7. Выходные сигналы 51 и ИЛИ 49 образуют гр уппу управляющи х (У) сигналов 1, 2, 3 для коммутатора 52. Управляющему сигналу 1 соответствуют моменты сканирования сигналов по основным входам блока 6. Как видно из фиг. 3-6-а и 3-6-б, последовательность контрольных сигналов, получаемых при формировании сигналов на выходах 3 и 4 блока 24, равны 10. Такая же последовательность (фиг. 3-3) образуется на первом информационном входе коммутатора 52. 6 28461 Последовательность тестовых сигналов на входах Д1 (фиг. 3-7-Д1) равна 11. Такая же последовательность сигналов формируется на прямом выходе ИЛИ 48, который соединен со вторым информационным входом 52. Наконец, при сканировании входов Д2 последовательность тестовых сигналов (фиг. 3-7-Д2) равна 00 и соответствует сигналу, поступающему на третий информационный вход 52 с инверсного выхода ИЛИ 48. Как видно, сигналы на выходе 52 соответствуют контрольным и тестовым и должны совпадать с поступающими со входа 1 блока 24 через вход 1 блока 46 на вход компаратора 53. При любом несоответствии сравниваемых сигналов на выходе 53 образуется сигнал "1", который, пройдя через ИЛИ 50, поступает на Д-вход триггера 47. Сигналы управления триггером подаются на его С-вход с выхода И 54, причем эти сигналы смещаются на половину периода сигналов 25, чтобы избежать влияния на работу устройства переходных процессов и задержек передачи сигналов с вы хода формирователя 18 до входа триггера 47. Для смещения сигнала управления триггером используется инвертор 45, от которого сигнал через выход 6 блока 24 и вход 4 блока 46 поступает на вход И 54. Благодаря подаче сигнала с выхода триггера 47 на его Д-вход через ИЛИ 50, триггер запоминает принятое состояние "1" до момента поступления от внешнего устройства сигнала "сброс" на его R-вход. Этим гарантируется восприятие внешним устройством сигнала "ошибка". Таким образом, получение оперативной информации о состоянии датчиков дискретных сигналов в предложенном устройстве сочетается с проведением динамического контроля исправности (отсутствия обрывов или коротких замыканий) цепей связи с датчиками, а также с проведением тестового контроля синхронности работы основных элементов устройства. Указанные новые потребительские свойства предложенного устройства определяют его преимущества по сравнению с известными. 7 28461 Фиг. 1 8 28461 Фиг. 2 9 28461 Фиг. 3 __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2002 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 34 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 10