Пристрій для ділення чисел у системі залишкових класів

Пристрій для ділення чисел у системі залишкових класів, що містить в собі блок регістрів діленого та суматори, який відрізняється тим, що пристрій додатково устаткований блоком регістрів, блоком констант, блоком режимів, блоком формування результату, генератором імпульсів, першим та другим розподільниками імпульсів, першим та другим елементами АБО пристрою, першим та другим тригерами пристрою, першим та другим елементами І пристрою, першою, другою та третіми по модулях системи вхідними шинами пристрою, причому вихід генератора імпульсів підключений до третіх входів першого та другого елементів І пристрою, перші входи яких з'єднані з інверсним виходом другого тригера пристрою, другий вхід другого елемента І пристрою зв’язаний із прямим виходом першого тригера пристрою, інверсний вихід якого підключений до другого входу першого елемента І пристрою, а четверті входи обох елементів І пристрою підключені до другої вхідної шини пристрою, інверсний вхід першого тригера пристрою зв’язаний із виходом першого елемента АБО пристрою, перший вхід якого, інверсний вхід другого тригера пристрою, шоста вхідна шина блока режимів та третя вхідна шина блока формування результату з'єднані із першою вхідною шиною пристрою, а другий вхід першого елемента АБО пристрою підключений до другого виходу другого розподільника імпульсів та до першої вхідної шини блока формування результата, перший вихід другого розподільника імпульсів підключений до другої вхідної шини блока формування результату, вхід другого розподільника імпульсів підключений до виходу другого елемента І пристрою, а вихід першого елемента І пристрою зв’язаний із входом першого розподільника імпульсів, прямий вхід першого тригера пристрою підключений до виходу другого елемента АБО пристрою, прямий вхід другого тригера пристрою підключений до першої вихідної шини блока регістрів, входи другого елемента АБО пристрою підключені до шостих виходів першого розподільника 2 (19) 1 3 блока перших елементів І та відповідний вхід другого елемента І підключені до виходу свого регістра блока регістрів дільника та до своєї шини із четвертих вихідних шин, а третій вхід кожної модульної схеми ділення зв’язаний із виходом свого елемента і блока перших елементів І, другі входи яких підключені до першої вхідної шини блока, вихід кожної модульної схеми ділення підключений до других входів своїх елементів АБО блоків перших та других елементів АБО, а перший вхід кожного елемента АБО блока перших елементів АБО зв'язаний із відповідною шиною третіх вхідних шин, перший вхід кожного елемента АБО блока других елементів АБО зв'язаний із відповідною шиною із четвертих вхідних шин, вихід кожного елемента АБО блока перших елементів АБО з'єднаний із входом свого регістра блока регістрів результату, вихід кожного елемента АБО блока других елементів АБО зв'язаний із входом свого регістра блока допоміжних регістрів, вихід кожного регістра блока регістрів результату підключений до шини із третіх вихідних шин, вихід кожного регістра блока допоміжних регістрів підключений до шини із других вихідних шин, а вихід другого елемента І підключений до першої вихідної шини, блок констант містить блок модульних множників, блоки перших, других, третіх та четвертих елементів і відповідно по модулях системи, блоки перших, других та третіх елементів АБО відповідно по модулях системи, перші, треті та четверті вхідні шини відповідно по модулях системи, другу вхідну шину, вихідні шини відповідно по модулях системи, причому і-й вхід кожного із і, і+1,..., к-1, к перших елементів АБО, перші входи і-х других, третіх та четвертих елементів І та другі входи перших елементів І, починаючи із другого елемента І, підключені до відповідних перших вхідних шин, перші входи першого та другого елементів І із блока перших елементів І з'єднані із першою вхідною шиною, а перші входи наступних елементів І із блока перших елементів І зв’язані із виходами попередніх елементів АБО із блока перших елементів АБО, другий вхід першого елемента І, треті входи наступних елементів І із блока перших елементів І та другі входи четвертих елементів І підключені до третьої вхідної шини, а виходи перших елементів І зв’язані із своїми вихідними шинами, причому перший - безпосередньо, а наступні - за допомогою других елементів АБО, виходи яких підключені до своїх вихідних шин, перші входи підключені до виходів цих елементів І, а другі входи зв’язані із виходами своїх модульних множників; перші входи яких підключені до виходів своїх других елементів І, другі входи яких з'єднані із другою вхідною шиною, а і-ті входи модульних множників, починаючи із другого входу, підключені до виходів попередніх третіх елементів АБО, входи яких підключені до виходів третіх та четвертих елементів І, а другі входи третіх елементів І зв’язані із своїми четвертими входними шинами, блок режимів відповідно по модулях системи містить блоки перших, других, третіх, четвертих, п'ятих та шостих елементів І, блоки перших та других тригерів, блок елементів АБО, перші, другі, треті та п'яті вхідні шини, четверту вхідну шину, шосту вхідну шину, відповідно по 12649 4 модулях системи перші, другі, треті, четверті та п'яті вихідні шини, причому для кожного модуля перші входи своїх перших та других елементів І зв’язані із своєю третьою вхідною шиною, треті входи цих елементів ї підключені до інверсних виходів своїх перших та других тригерів, другі входи усіх перших та других елементів І підключені до четвертої вхідної шини, а виходи перших та других елементів І з'єднані із прямими входами своїх перших та других тригерів, інверсні входи яких зв’язані із шостою вхідною шиною, а їх прямі виходи підключені до перших входів своїх третіх, четвертих, п'ятих та шостих елементів І відповідно та до своєї першої та третьої вихідних шин відповідно, другі входи третіх та четвертих елементів І з'єднані із своєю другою вхідною шиною, а виходи цих елементів І поєднані із своїми четвертою та п'ятою вихідними шинами відповідно, другий вхід кожного із п'ятих елементів І підключений до своєї першої вхідної шини, а другий вхід кожного із шостих елементів І підключений до своєї п'ятої вхідної шини, виходи п'ятого та шостого елементів І підключені до входів свого елемента АБО, вихід якого зв’язаний із своєю другою вихідною шиною, блок формування результату додатково містить відповідно по модулях системи модульні дільники, модульні множники, блоки перших, других та третіх елементів І, блок перших тригерів із розділеними входами, блок других тригерів із лічильними входами, перший, другий та третій елементи АБО, першу, другу, третю вхідні шини, та відповідно по модулях системи четверті, п'яті, шості, сьомі, восьмі, дев'яті вхідні шини та вихідні шини, причому для кожного модуля перші входи своїх перших елементів І зв’язані із своїми п'ятими вхідними шинами, їх другі входи з'єднані із своїми четвертими вхідними шинами, а виходи цих елементів І підключені до третіх входів своїх модульних дільників та прямих входів своїх перших тригерів, другі входи модульних дільників та другі входи других елементів І зв’язані із своїми шостими вхідними шинами, перші входи модульних дільників та другі входи модульних суматорів підключені до своїх сьомих вхідних шин, а виходи всіх модульних дільників підключені до входів першого елемента АБО, вихід якого зв’язаний із першими входами модульних множників, другі входи яких підключені до виходу третього елемента АБО, входи якого з'єднані із виходами других елементів І, перший вхід кожного із яких підключений до прямого виходу свого тригера блока перших тригерів, інверсний вихід кожного тригера із блока перших тригерів підключений до лічильного входу свого тригера із блока других тригерів, входи установки в "0" цих тригерів та тригерів блока перших тригерів підключені до виходу другого елемену АБО, перший вхід якого з'єднаний із третьою вхідною шиною, а другий вхід зв’язаний із першою вхідною шиною, інверсний вихід кожного тригера із блока других тригерів підключений до першого входу свого елемента І із блока третіх елементів І, а другі входи усіх третіх елементів І підключені до першої вхідної шини, вихід кожного із третіх елементів І зв’язаний із третім входом свого модульного суматора, вихід якого підключений до своєї вихідної 5 12649 6 шини, його четвертий та п'ятий входи з'єднані із своїми восьмою та дев'ятою вхідними шинами відповідно, його перший вхід підключений до ви ходу свого модульного множника, а треті входи усіх модульних множників з'єднані із другою вхідною шиною. Корисна модель відноситься до автоматики та обчислювальній техніки і може бути використана для оброблення даних у схемах цифрової автоматики та цифрових обчислювальних машинах, що працюють в системі залишкових класів (СЗК). Системою обчислення в СЗК називається система обчислення [1], в якій число А представляється у вигляді набору найменших залишків по модулях p1, p2,…pk, тобто A=[A(mod p1), A(mod р2),..., A(mod рк)] або А=( 1, 2,..., к), де 1=A(mod pi). При цьому, якщо числа рі прості, то представлення числа А є єдиним, а об'єм діапазону (0, М] чисел дорівнює М=p1р2...рк. Надалі розглядаються числа у системі модулей, що є простими числами. До переваг СЗК відносять максимальний паралелізм при виконанні операцій по обробці інформації. Але виникають значні труднощі при реалізації ділення на числа, що кратні модулям системи, бо виникає невизначеність типу 0/0. Відомий пристрій для перетворювання коду із СЗК у поліадичний код містить в собі вхідний регістр, суматори, елементи І, АБО [2]. Недоліком цього пристрою є значна кількість обладнання. Недоліком пристрою для перетворювання коду із СЗК у поліадичний код [3], що містить в собі регістри, суматори, елементи І, АБО, шифратори, є його невисока швидкодія, обумовлена тим, що для отримання результату порівняння необхідно витратити значну кількість модульних операцій. Пристрій для реалізації ділення чисел у СЗК [4] визначає цифри частки, крім цифр по модулях системи, на які виконується ділення. Для визначення останніх пристрій потребує розширення набору модулей з використанням досить складних операцій та устаткування та надає лише деякі часткові результати. Найбільш близькім по технічній суттєвості до корисної моделі є пристрій для перетворювання коду із СЗК у поліадичний код [5], що містить в собі розряди регістру числа, суматори, функціональні перетворювачі та шифратори. Недоліком цього пристрою, який має по відношенню до пристроїв [2] та [3] підвищену швидкодію та меншу кількість обладнання, є те, що цей пристрій не має можливості виконувати операцію ділення чисел. В основу корисної моделі поставлено задачу: пристрій, функціонуючий у системі залишкових класів, шляхом введення додаткових елементів та встановлення відповідних зв'язків між елементами пристрою забезпечити можливість виконання операції ділення чисел. Для цього пристрій, що містить в собі блок регістрів діленого та суматори, додатково устаткований блоком регістрів, блоком констант, блоком режимів, блоком формування результату, генератором імпульсів, першим та другим розподілювачами імпульсів, першим та другим елементами АБО пристрою першим та другим тригерами пристрою, першим та другим елементами І пристрою, першою, другою та третіми по модулях системи вхідними шинами пристрою. При цьому вихід генератора імпульсів підключений до третіх входів першого та другого елементів І пристрою, перші входи яких з'єднані із інверсним виходом другого тригера пристрою, другий вхід другого елементу І пристрою пов'язаний із прямим виходом першого тригера пристрою, інверсний вихід якого підключений до другого входу першого елементу І пристрою, а четверті входи обох елементів І пристрою приєднані до другої вхідної шини пристрою, інверсний вхід першого тригера пристрою пов'язаний із виходом першого елементу АБО пристрою, перший вхід якого, інверсний вхід другого тригера пристрою, шоста вхідна шина блоку режимів та третя вхідна шина блоку формування результату з'єднані із першою вхідною шиною пристрою, а другий вхід першого елементу АБО пристрою підключений до другого виходу другого розподілювача імпульсів та до першої вхідної шини блоку формування результату, перший вихід другого розподілювача імпульсів підключений до другої вхідної шини блоку формування результату, вхід другого розподілювача імпульсів під’єднаний до виходу другого елементу І пристрою, а вихід першого елементу І пристрою пов'язаний із входом першого розподілювача імпульсів, прямий вхід першого тригера пристрою приєднаний до виходу другого елементу АБО пристрою, прямий вхід другого тригера пристрою приєднаний до першої вихідної шини блоку регістрів, входи другого елементу АБО пристрою підключені до шостих виходів першого розподілювача імпульсів та до четвертих входів блоку формування результату, перші та другі виходи першого розподілювача імпульсів з'єднані відповідно із першою та другою вхідними шинами блоку регістрів, третій та четвертий виходи першого розподілювача імпульсів під'єднані відповідно до другої та третьої вхідних шин блоку констант, а п'ятий вихід першого розподілювача імпульсів підключений до четвертої вхідної пиши блоку режимів, перші вхідні шини якого пов'язані із відповідними другими вихідними шинами блоку регістрів, другі вхідні шини блоку режимів з'єднані із відповідними вихідними шинами блоку формування результату, треті вхідні шини блоку режимів з'єднані із відповідними четвертими вихідними шинами блоку регістрів, відповідними першими вхідними шинами блоку констант та відповідними п'ятими вхідними шинами блоку формування результату, п'яті вхідні шини блоку режимів підключені до відповідних третіх вихідних шин блоку регістрів, перші вихідні шини блоку режимів пов'язані із відповідними восьмими вхідними шинами блоку формування результату, другі вихідні шини блоку 7 режимів пов'язані із відповідними сьомими вхідними шинами блоку формування результату, треті вихідні шини блоку режимів пов'язані із відповідними дев'ятими вхідними шинами блоку формування результату, четверті вихідні шини блоку режимів пов'язані із відповідними четвертими вхідними шинами блоку регістрів, п'яті вихідні шини блоку режимів пов'язані із відповідними третіми вхідними шинами блоку регістрів, а вихідні шини блоку констант підключені до відповідних вхідних шин блоку формування результату. Блок регістрів додатково устаткований блоком регістрів дільника, блоком модульних схем ділення, блоком регістрів результату, блоком допоміжних регістрів допоміжного результату, блоком перших елементів І відповідно по модулях системи, блоком перших та других елементів АБО відповідно по модулях системи, другим елементом І, першою та другою вхідними шинами, третіми та четвертими вхідними шинами відповідно по модулях системи, першою вихідною шиною, другими, третіми та четвертими вихідними шинами відповідно по модулях системи, причому вихід кожного регістру блоку регістрів діленого підключений до першого входу своєї модульної схеми ділення, другий вхід якої, перший вхід свого елементу І блоку перших елементів І та відповідний вхід другого елементу І приєднані до виходу свого регістру блоку регістрів дільника та до своєї шини із четвертих вихідних шин, а третій вхід кожної модульної схеми ділення пов'язаний із виходом свого елементу І блоку перших елементів І, другі входи яких приєднані до першої вхідної шини блоку, вихід кожної модульної схеми ділення підключений до других входів своїх елементів АБО блоків перших та других елементів АБО, а перший вихід кожного елементу АБО блоку перших елементів АБО зв'язаний із відповідною шиною із третіх вхідних шин, перший вхід кожного елементу АБО блоку других елементів АБО зв'язаний із відповідною шиною із четвертих вхідних шин, вихід кожного елементу АБО блоку перших елементів АБО з'єднаний із входом свого регістру блоку регістрів результату, вихід кожного елементу АБО блоку других елементів АБО зв'язаний із входом свого регістру блоку допоміжних регістрів, вихід кожного регістру блоку регістрів результату підключений до шини із третіх вихідних шин, вихід кожного регістру блоку допоміжних регістрів підключений до шини із других вихідних шин, а вихід другого елементу І підключений до першої вихідної шини. Блок констант містить блок модульних множників, блоки перших, других, третіх та четвертих елементів І відповідно по модулях системи, блоки перших, других та третіх елементів АБО відповідно по модулях системи, перші, треті та четверті вхідні шини відповідно по модулях системи, другу вхідну шину, вихідні шини відповідно по модулях системи, причому і-й вхід кожного із і, і+1,...,к-1, к перших елементів АБО, перші входи і-х других, третіх та четвертих елементів І та другі входи перших елементів І, починаючи із другого елементу І, підключені до відповідних перших вхідних шин, перші входи першого та другого елементів І із блоку перших елементів І з'єднані із першою вхідною шиною, а перші входи наступних 12649 8 елементів І із блоку перших елементів І пов'язані із виходами попередніх елементів АБО із блоку перших елементів АБО, другий вхід першого елементу І, треті входи наступних елементів І із блоку перших елементів І та другі входи четвертих елементів І під'єднані до третьої вхідної шини, а виходи перших елементів І пов'язані із своїми вихідними шинами, причому перший - безпосередньо, а наступні - за допомогою других елементів АБО, виходи яких приєднані до своїх вихідних шин, перші входи підключені до виходів цих елементів І, а другі входи пов'язані із виходами своїх модульних множників, перші входи яких підключені до виходів своїх других елементів І, другі входи яких з'єднані із другою вхідною шиною, а і-ти входи модульних множників, починаючи із другого входу, підключені до виходів попередніх третіх елементів АБО, входи яких приєднані до виходів третіх та четвертих елементів І, а другі входи третіх елементів І пов'язані із своїми четвертими вхідними шинами. Блок режимів відповідно по модулях системи містить блоки перших, других, третіх, четвертих, п'ятих та шостих елементів І, блоки перших та других тригерів, блок елементів АБО, перші, другі, треті та п'яті вхідні шини, четверту вхідну шину, шосту вхідну шину, відповідно по модулях системи перші, другі, треті, четверті та п'яті вихідні шини, причому для кожного модуля перші входи своїх перших та других елементів І пов'язані із своєю третьою вхідною ввідною, треті входи цих елементів І підключені до інверсних виходів своїх перших та других тригерів, другі входи усіх перших та других елементів І приєднані до четвертої вхідної шини а виходи перших та других елементів І з'єднані із прямими входами своїх перших та других тригерів, інверсні входи яких пов'язані із шостою вхідною шиною, а їх прямі виходи підключені до перших входів своїх третіх, четвертих, п'ятих та шостих елементів І відповідно та до своєї першої та третьої вихідних шин відповідно, другі входи третіх та четвертих елементів І з'єднані із своєю другою вхідною шиною, а виходи цих елементів І поєднані із своїми четвертою та п'ятою вихідними шинами відповідно, другий вхід кожного із п'ятих елементів І підключений до своєї першої вхідної шини, а другий вхід кожного із шостих елементів І підключений до своєї п'ятої вхідної шини, виходи п'ятого та шостого елементів І приєднані до входів свого елементу АБО, вихід якого пов'язаний із своєю другою вихідною шиною. Блок формування результату додатково містить відповідно по модулях системи модульні дільники, модульні множники, блоки перших, других та третіх елементів І, блок перших тригерів із розділеними входами, блок других тригерів із лічильними входами, перший, другий та третій елементи АБО, першу, другу, третю вхідні шини, та відповідно по модулях системи четверті, п'яті, шості, сьомі, восьмі, дев'яті вхідні шини та вихідні шини, причому для кожного модуля перші входи своїх перших елементів І пов'язані із своїми п'ятими вхідними шинами, їх другі входи з'єднані із своїми четвертими вхідними шинами, а виходи цих елементів І приєднані до третіх входів своїх модульних дільників та прямих входів своїх перших тригерів, другі входи модульних дільників та другі входи других 9 елементів І пов'язані із своїми шостими вхідними шинами, перші входи модульних дільників та другі входи модульних суматорів приєднані до своїх сьомих вхідних ший, а виходи всіх модульних дільників підключені до входів першого елементу АБО, вихід якого пов’язаний із першими входами модульних множників, другі входи яких підключені до виходу третього елементу АБО, входи якого з'єднані із виходами других елементів І, перший вхід кожного із яких приєднаний до прямого виходу свого тригера із блоку перших тригерів, інверсний вихід кожного тригера із блоку перших тригерів підключений до лічильного входу свого тригера із блоку других тригерів, входи установки в "0" цих тригерів та тригерів блоку перших тригерів приєднані до виходу другого елементу АБО, перший вхід якого з'єднаний із третьою вхідною шиною, а другий вхід пов'язаний із першою вхідною шиною, інверсний вихід кожного тригера із блоку других тригерів підключений до першого входу свого елементу І із блоку третіх елементів І, а другі входи усіх третіх елементів І приєднані до першої вхідної шини, вихід кожного із третіх елементів І пов'язаний із третім входом свого модульного суматора, вихід якого приєднаний до своєї вихідної шини, його четвертий та п'ятий входи з'єднані із своїми восьмою та дев'ятою вхідними шинами відповідно, його перший вхід підключений до виходу свого модульного множника, а треті входи усіх модульних множників з'єднані її другою вхідною шиною. На Фіг.1 зображена функціональна схема пристрою. Схема пристрою містить генератор імпульсів 1, другий розподілювач імпульсів 2, перший 3 та другий 15 елементи АБО пристрою, перший 4 та другий 6 тригери пристрою, перший 5 та другий 7 елементи І пристрою, перший розподілювач імпульсів 8, блок регістрів 9, блок констант 10, блок режимів 11, блок формування результату 12, першу вхідну шину 13. другу вхідну шину 14 та треті вхідні шини 161, 162, 163,..., 16к-1, 16к пристрою. До початку операції ділення перший та другий тригери сигналом по вхідній шині 13 установлені в "0", на вхідні шини 161, 162, 163,...,16к-1, пристрою подаються значення модулів р1, р2, р3, ..., pk-1 відповідно. На Фіг.2 зображена функціональна схема блоку регістрів. Блок регістрів містить першу вхідну шину 1, другу вхідну шину 2, треті вхідні шини 41, 42, 43, ..., 4к-1, 4к та четверті вхідні шини 51, 52, 53, ..., 5к-1, 5к відповідно по модулях системи, першу вихідну шину 3, другі вихідні шини 61, 62, 63, ..., 6к-1, 6к, треті вихідні шини 71, 72, 73,...,7к-1, 7к та четверті вихідні шини 161, 162, 163,...,16к-1,16к відповідно по модулях системи, блок 8 регістрів 81, 82, 83,...,8к-1, 8к діленого А=( 1, 2,..., 3, к-1, к) для залишків 1, 2,..., 3, к-1, к блок 9 регистрів 91, 92, 93,..., 9к-1, 9к дільника B=( 1, 2, 3,…, к-1, к) для залишків 1, 2, 3,…, к-1, к, блок модульних схем ділення 101, 102, 103, ..., 10к-1, 10к, блок перших елементів І 111, 112, 113,…,11к-1,11к відповідно по модулях системи p1, p2, p3,…,pk-1, pk блок 12 регістрів 121, 122,123,...,12k-1,12k, результату C=( 1, 2, 3,…, к-1, 12649 10 к), блок перших елементів АБО 151, 152, 153,…, 15k-1, 15k блок 14 допоміжних регістрів 141, 142, 143,...,14к-1,14к допоміжного результату D=( 1, 2, 3,…, к-1, к), блок других елементів АБО 151, 152, 153,..., 15k-1, 15k відповідно по модулях системи р1, р2, р3,..., pk-1, рk, та другий елемент I 17. До початку операції ділення ділене А=( 1, 2,..., 3, к-1, к) записане на регістрах 81, 82, 83,…, 8k-1, 8k дільник В=( 1, 2, 3,…, к-1, к) записаний на регістрах 91, 92, 93,...,9к-1, 9к, регістри 121, 122, 123,...,12k-1, 12k результату C=( 1, 2, 3,…, к-1, к) та регістри 141, 142, 143,...,14k-1, 14k допоміжного результату D=( 1, 2, 3,…, к-1, к) очищені, значення дільника подані на вихідні шини 161, 162,163,…,16k1, 16k блоку. На Фіг.3 зображена функціональна схема блоку констант. Блок констант містить перші вхідні шини 11, 12, 13,..., 1k-1, 1к, другу вхідну шину 2, третю вхідну шину 3, четверті вхідні шини 41, 42, 43,...,4k-1 та вихідні шини 51, 52, 53,...,5k-1,5k відповідно по модулях системи, блок перших елементів АБО 82, 83,…, 8k1, блок перших елементів І 71, 72, 73,...,7k-1, 7k, блок других елементів АБО 82, 83,..., 8k-1, 8k, блок модульних множників 92, 93,..., 9k-1, 9k, блок других елементів І 102, 10з,…,10k-1, 10k блок третіх елементів І 111, 112, 113,…, 11k-1 блок четвертих елементів І 121, 122,123,..., 12k-1 та блок третіх елементів АБО 131, 1Зг, 133, 13k-1 відповідно по модулях системи. До початку операції ділення на четверті вхідні шини 41, 42, 43,...,4k-1 блоку подаються значення модулів р1, р2, р3,...рk-1 відповідно. На Фіг.4 зображена функціональна схема блоку режимів. Блок режимів відповідно по модулях системи містить перші 11, 12, 13,…,1k-1, 1k другі 21, 22, 23,…,2k-1, 2k, треті 31, 32, 33,...,3k-1, 3k, та п'яті 51, 52, 53,...,5k-1, 5k вхідні шини, четверту вхідну шину 4, шосту вхідну шину 6, відповідно по модулях системи перші 71, 72, 73,…,7k-1, 7k другі 81, 82, 83, 8k-1, 8k, треті 91, 92, 93,…, 9k-1, 9k четверті 101, 102, 103,...,10k-1, 10k та п'яті 111, 112, 113,…,11k-1, 11k вихідні шини, блоки перших 121, 122, 123,…,12k-1, 12k, других 131, 132, 133,...,13k-1, 13k третіх 161, 162, 162,...,16k-1, 16k, четвертих 171, 172, 173,...,17k-1, 17k п'ятих 181, 182, 183,...,18k-1, 18k, шостих 191, 192, 193,…,19k-1 19k елементів І блоки перших 141, 142, 143,…,14k-1, 14k та других 151, 152, 153,…,15k-1, 15k тригерів та блок 201, 202, 203,...,20k-1, 20k елементів АБО. До початку операції ділення перші та другі тригери сигналом по вхідній шині 6 установлені в "0". На Фіг.5 зображена функціональна схема блоку формування результату. Блок формування результату містить першу 1, другу 2, третю 3 вхідні шини, та відповідно по модулях системи четверті 41, 42, 4з,..., 4k-1 4k, п'яті 51, 52, 53,...,5k-1, 5k, шості 61, 62, 63,...,6k-1, 6k, сьомі 71, 72, 73,…7k-1, 7k восьмі 81, 82, 83,…, 8k-1, 8k та дев'яті 91, 92, 93,…,9k-1, 9k, вхідні шини, вихідні шини 101, 102, 103,...,10k-1, 10k, модульні дільники 111, 112, 113,…,11k-1, 11k блоки перших 121, 122, 123,…,12k-1, 12k, других 171, 172, 173,...,17k-1, 17k та третіх 211, 212, 213,..., 21k-1, 21k елементів 1, блок перших 151, 152, 153,…,15k-1, 15k тригерів із розділеними вхо 11 дами, блок других 161, 162, 163,...,16k-1, 16k тригерів із лічильними входами, модульні множники 191, 192, 193,…,19k-1 19k модульні суматори 201, 202, 203,...,20k-1, 20k, перший 13, другий 14 та третій 18 елементи АБО. До початку операції ділення перші та другі тригери сигналом по вхідній шині 3 установлені в "0". Роботу пристрою розглянемо у системі модулів р1=2, р2=7, р3=3, p4=3, р5=11 на прикладі ділення числа 819, тобто А=(1, 0, 4, 0, 5) на число 63, тобто В=(1, 0, 3, 0, 8). Цифри дільника по модулях p2 та р4 кратні цим модулям, тому маємо ситуацію невизначеності типу 0/0. Після включення сигналом по шині 14 (Фіг.1) здійснюється подача через елемент І 5 сигнала на вхід розподілювача імпульсів 3. Сигнал з першого виходу розподілювача імпульсів 3 поступає на перший вхідну шину блоку регістрів 9. Сигнал, поданий на першу вхідну шину 1 блоку регістрів (Фіг.2), поступає на виходи тих перших елементів 111, 112, 113,…,11k-1, 11k, які відкриті по перших своїх входах виходами із відповідних регістрів із 91, 92, 93,…,9k-1, 9k дільника тобто, якщо по певних модулях дільник має залишки, що дорівнюють нулю, бо вони кратні цим модулям, на відповідних перших елементах 1 сигналу не буде і тому не буде дозволяючого сигналу на своїй модульній схемі ділення. Отже, сигнал з виходу свого першого елементу І дозволяє виконання відповідною схемою ділення із 101, 102, 103,...,10k-1, 10k операції формального ділення. Результат з виходів цих модульних схем ділення записується на відповідні регістри 121, 122, 123,…,12k-1, 12k та 141, 142, 14з,..., 14k-1 14k і з виходів цих регістрів подасться на вихідні шини 61, 62, 63,...,6k-1, 6k блоку. Сигнал з другого виходу розподілювача імпульсів 3 (Фіг.1) поступає на другу вхідну шину блоку 9 регістрів. Якщо жоден із залишків дільника не дорівнює нулю, тобто операція ділення повністю визначена, сигнал з другої вхідної шини 2 блоку регістрів (Фіг.2) проходить із виходу другого елементу І блоку на першу вихідну шину 3 блоку. Сигнал з вихідної шини 3 блоку регістрів (Фіг.1) поступає на прямий вхід тригера 6 пристрою. В результаті зникає сигнал з інверсного виходу тригера 6, отже, зникає сигнал на виході елементу І 5 пристрою і відключається розподілювач імпульсів 3. На цьому робота пристрою закінчується. Якщо ж після виконання формального ділення деякі регістри (Фіг.2) із 121, 122, 123,…,12k-1, 12k, та 141, 142, 14з,..., 14k-1, 14k залишаються очищеними, продовжується робота пристрою, в процесі якої виконується визначення залишків на цих регістрах. У нашому прикладі отримуємо результат формального ділення, який наведений у таблиці. Значення модулів р1, р2, р3,...рk-1 вхідних шин 161, 162, 163,...,16k-1, 16k пристрою (Фіг.1) подаються на вхідні шини відповідно 41, 42, 43,...,4k-1 блоку 10 констант, а значення залишків дільника із вихідних шин 161, 162, 163,...,16k-1, 16k блоку 9 регістрів подаються на вхідні шини 11, 12, 13,...,1k-1, 1k блоку 10 констант. В нашому прикладі на вхідні шини 41, 42, 43, 44 блоку 10 констант подаються значення p1=2, р2=7, р3=5, p4=3, а на вхідні шини 11, 12, 13, 14, 15 блоку 10 констант подаються значення за 12649 12 лишків дільника 1=1, 2=0, 3=3, 4=0, 5=2. Сигнал з третього виходу розподілювача імпульсів 3 поступає на вхідну шину 2 блоку 10 констант, а сигнал з четвертого виходу розподілювача імпульсів 3 поступає на вхідну шину 3 блоку 10 констант. Робота блоку констант (Фіг.3) здійснюється наступним чином. Сигнал вхідної шини 3, що є сигналом константи одиниці-проходить через відкритий по першому входу елемент І 71 на вихідну шину 51. Отже, К1=1. Оскільки 2=0, елемент І 102 закритий. Тому на виході множника 92 маємо 0. В той же час і на виході елементу І 72 також 0, бо є 0 на його другому вході. Отже, значення на вихідній шині 52 дорівнює нулю, тобто К2=0 Оскільки елемент І 103 відкритий по першому входу, сигнал вхідної шини 2 поступає на перший вхід множника 93 дозволяючи виконання операції перемноження значень, що подаються на його другий та третій входи. На другий вхід 93 через відкритий по першому входу елемент I 111 та елемент АБО 131 подається із вхідної шини 41 значення р1=2. На третій вхід 93 через відкритий по першому входу елемент 1 122 та елемент АБО 132 подається із вхідної шини 3 значення константи одиниці. Отже, з виходу 93 через 83 на вихідну шину 53 поступає значення К3=1*2. Оскільки 4=0, елемент І 74 закритий по другому входу, а елемент І 104 закритий по першому входу. Таким чином, на входах елементу АБО 84, а, отже, на виході 84 маємо 0. Отже, значення на вихідній шині 54 дорівнює нулю, тобто K4=0. Оскільки елемент І 105 відкритий по першому входу, сигнал вхідної шини 2 поступає на перший вхід множника 95, дозволяючи виконання операції перемноження значень, що подаються на його другий, третій, четвертий та п'ятий входи. На другий вхід 95 через відкритий по першому входу елемент І 111 та елемент АБО 131 подається із вхідної шини 41 значення р1=2. На третій вхід 95 через відкритий по першому входу елемент І 122 та елемент АБО 132 подається із вхідної шини 3 значення константи одиниці. На четвертий вхід 95 через відкритий по першому входу елемент І 11 з та елемент АБО 133 подається із вхідної шини 43 значення р3=5. На п'ятий вхід 95 через відкритий по першому входу елемент І 124 та елемент АБО 134 подасться із вхідної шини 3 значення константи одиниці. Отже, з виходу 95 через 85 на вихідну шину 5, поступає значення К5=1*2*5. Сигнал з виходу 5 розподілювача імпульсів 8 (Фіг.1) поступає на четверту вхідну шину 4 блоку режимів. Робота блоку режимів (Фіг.4) розглянемо для наведеного прикладу для залишків по перших двох модулів, тобто для випадку, коли залишок не дорівнює нулю, і для випадку, коли залишок дорівнює нулю. Сигнал вхідної шини 4 подається на другі входи елементів 121, 122, 131, 132. На перші входи цих елементів подані з вхідної шини 31 та вхідної шини 32 відповідно значення відповідних залишків дільника. На третіх входах елементів 121, 122, 131, 132 є сигнали від інверсних виходів триге 13 рів 141, 142, 151, 152. Отже, для першого модулю, по якому залишок дільника не дорівнює нулю, сигнал вхідної шини 4 проходить через елемент 121 та здійснює перекид тригера 141. Сигнал з прямого виходу тригера 141 подається на вихідну шину 71, а також відкриває по перших входах елементи І 161 та 181. Сигнал вихідної шини 71 блоку режимів, яка підключена (Фіг.1) до вхідної шини 81 блоку формування результату, здійснює настройку сумматору 201 (Фіг.5) на виконання операції віднімання. Через відкритий елемент І 181 та елемент 201 (Фіг.4) здійснюється подача значення задишка по даному модулю відповідного допоміжного регістра блоку регістрів, який з'єднаний (Фіг.1) своїми другими виходами 61, 62, 63,...,6k-1,6k із першими входами 11, 12,13,..., 1k-1, 1k блоку режимів, на вихідну шину 81 (Фіг.4), яка пов'язана (Фіг.1) із вхідною шиною 71 блоку формування результату. Отже, з вхідної шини 71 блоку формування результату (Фіг.5) значення задишка по даному модулю відповідного допоміжного регістра блоку регістрів подається на вхід сумматору 201 та на вхід схеми ділення 111. Через відкритий елемент І 161 (Фіг.4) здійснюється подача значення залишку по даному модулю з виходу суматора 201 (Фіг.5) на вихідну шину 101, яка з'єднана із вхідною шиною 51 (Фіг.1) блоку регістрів. Значення задишка по даному модулю з вхідної шини 51 (Фіг.2) записується на відповідний допоміжний регістр 141. Для другого модулю, по якому залишок дільника дорівнює нулю, сигнал вхідної шини 4 проходить через елемент 132 та здійснює перекид тригера 152. Сигнал з прямого виходу тригера 152 подається на вихідну шину 92, а також відкриває по перших входах елементи І 172 та 192. Сигнал вихідної шини 92 блоку режимів, яка підключена (Фіг.1) до вхідної шини 92 блоку формування результату, здійснює настройку сумматору 203 (Фіг.5) на виконання операції додання. Через відкритий елемент І 192 та елемент 202 (Фіг.4) здійснюється подача значення задишка по даному модулю відповідного регістра результату блоку регістрів, який з'єднаний (Фіг.1) своїми третіми виходами 71, 72, 73,...,7k-1, 7k із п'ятими входами 51, 52, 53,...,5k-1, 5k блоку режимів, на вихідну шину 82 (Фіг.4), яка пов'язана (Фіг.1) із вхідною шиною 72 блоку формування результату. Отже, з вхідної шини 72 блоку формування результату (Фіг.5) значення задишка по даному модулю відповідного регістра результату блоку регістрів подасться на вхід сумматору 201 та на вхід схеми ділення 112. Через відкритий елемент І 172 (Фіг.4) здійснюється подача значення залишку по даному модулю з виходу суматора 201 (Фіг.5) на вихідну шину І 112, яка з'єднана із вхідною шиною 4 (Фіг.1) блоку регістрів. Значення задишка по даному модулю з вхідної шини 42 (Фіг.2) записується на відповідний регістр результату 122. Робота блоку формування результату здійснюється наступним чином. На п'яті вхідні шини 51, 52, 53,...,5k-1, 5k блоку (Фіг.5) подаються з четвертих вихідних шин 161, 162, 163,..., 16k-1, 16k блоку регістрів сигнали від регістрів дільника. Для наведеного прикладу є сигнали на вхідних шинах 51, 53 та 55 та відсутні сиг 12649 14 нали на вхідних шинах 52 та 54. На вхідних шинах 61, 62, 63, 64, 65 є значення констант К1=1, К2=0, К3=1*2, K4=0, К5=1*2*5 з вихідних шин 51, 52, 53, 54, 55 блоку констант. На вхідних шинах 71, 73, 75 є значення відповідно 1, 3, 2, що записані як результат формального ділення на допоміжних регістрах 141, 143, 145 блоку регістрів (Фіг.2), на вхідних шинах 73, 74 є значення 0. Модульні суматори 201, 203 та 205 настроєні на виконання операції віднімання, суматори 202 та 204 - на виконання операції додання. Сигнал з виходу 61 розподілювача імпульсів 8 (Фіг.1) подається на вхідну шину 41 блоку формування результату (Фіг.5), проходить через відкритий елементи І 121 на третій вхід схеми ділення 111, в результаті чого виконується перший крок ділення, який відображений у таблиці. Сигнал з виходу 121 перекидує тригер 151, завдяки чому відкривається елемент 171 і значення константи К1 з виходу 171 через 18 подається до других входів усіх множників 191, 192, 193, 194, 195. Значення з виходу 111 після першого кроку, що дорівнює 1, подається через 13 до перших входів усіх множників 191, 192, 193, 194, 195. Сигнал з виходу 61 розподілювача імпульсів 8 (Фіг.1) подається через елемент 15 на прямий вхід тригера 4. Тригер 4 перекидується, завдяки чому з'являється сигнал на його прямому виходу та зникає сигнал на його інверсному виході. Елемент І 5 закривається, тому припиняється подача імпульсів до розподілювача імпульсів 8, а елемент І 7 відкривається, тому починається подача імпульсів до розподілювача імпульсів 2. Сигнал з першого виходу розподілювача імпульсів 2, який пов'язаний із другою вхідною шиною 2 блоку формування результату, подається по другій вхідній шині до третіх входів усіх множників 191, 192, 193, 194, 195 (Фіг.5) як сигнал дозволу операції множення. Таким чином, отримуємо з виходів множників значення, які наведені у таблиці на другому кроку. Ці значення подаються на перші входи своїх модульних суматорів 201, 202, 203, 204, 205. На другі входи суматорів 201, 203, 205 подаються значення залишків з виходів допоміжних регістрів 141, 143, 145 блоку регістрів (Фіг.2). На другі входи суматорів 202 та 204 (Фіг.5) подаються значення залишків з виходів регістрів результату 142 та 144 блоку регістрів (Фіг.2). Сигнал з другого виходу розподілювача імпульсів 2 (Фіг.1), який пов'язаний із першою вхідною шиною 1 блоку формування результату, подається по першій вхідній шині до третіх входів усіх суматорів 201, 202, 203, 204, 205 (Фіг.5) як сигнал дозволу операцій віднімання або додання. На суматорах 201, 203, 205 (Фіг.5) здійснюється операція віднімання, а на суматорах 202 та 204 здійснюється операція додання як показано на третьому кроку таблиці. Результати з виходів суматорів 201, 203, 205 записуються на відповідні допоміжні регістри блоку регістрів, результати з виходів суматорів 202, 204 записуються на відповідні регістри результатів блоку регістрів. Сигнал з першої вхідної шини 1 перекидує тригер 151, a сигнал з інверсного виходу 151 поступає на лічильний вхід 161. Тригер 161 перекидується, 15 зникає сигнал з його інверсного виходу і закривається елемент І 211. Таким чином, суматор 201 відключається від подальшої роботи пристрою. Сигнал з другого виходу розподілювача імпульсів 2 (Фіг.1) подається на інверсний вхід тригера 4 та опрокидує його. Елемент І 7 закривається, елемент І 5 відкривається. Припиняється надходження імпульсів до розподілювача імпульсів 2 та відновлюється надходження імпульсів до розподілювача імпульсів 8. Сигнал з виходу 62 розподілювача імпульсів 8 (Фіг.1) подається на вхідну шину 43 блоку формування результату (Фіг.5). Але оскільки елемент І 122 закритий, операція ділення на 112 не виконується. Отже на перші входи множників 191, 192, 193, 194, 195 поступає значення 0. Тому після чергових надходжень сигналів по вхідних шинах 2 та 1 значення залишків на допоміжних регістрах та регістрах результату блоку регістрів не змінюється. Сигнал з виходу 63 розподілювача імпульсів 8 (Фіг.1) подається на вхідну шину 43 блоку формування результату (Фіг.5), проходить через відкритий елементи І 123 на третій вхід схеми ділення 113, в результаті чого виконується четвертий крок ділення, який відображений у таблиці. Сигнал з виходу 122 перекидує тригер 152, завдяки чому відкривається елемент 173 і значення константи К3 з виходу 173 через 18 подається до других входів усіх множників 191, 192, 193, 194, 195. Значення з виходу 113 після четвертого кроку, що дорівнює 1, подається через 13 до перших входів усіх множників 191, 192, 193, 194, 195. Сигнал з виходу 63 розподілювача імпульсів 8 (Фіг.1) подається через елемент 15 на прямий вхід тригера 4. Тригер 4 перекидується, завдяки чому заявляється сигнал на його прямому виходу та зникає сигнал на його інверсному виході. Елемент І 5 закривається, тому припиняється подача імпульсів до розподілювача імпульсів 8, а елемент І 7 відкривається, тому починається подача імпульсів до розподілювача імпульсів 2. Сигнал з першого виходу розподілювача імпульсів 2 подасться по другій вхідній шині до третіх входів усіх множників 191, 192, 193, 194, 195 (Фіг.5) як сигнал дозволу операції множення. Таким чином, отримуємо з виходів множників значення, які наведені у таблиці на п'ятому кроку. Ці значення подаються на перші входи своїх модульних суматорів 202, 203, 204, 205. На другі входи суматорів 203, 205 подаються значення залишків з виходів допоміжних регістрів 143, 145 блоку регістрів (Фіг.2). На другі входи суматорів 202 та 204 (Фіг.5) подаються значення залишків з виходів регістрів результату 143 та 144 блоку регістрів (Фіг.2). Сигнал з другого виходу розподілювача імпульсів 2 (Фіг.1), подається по першій вхідній шині до третіх входів усіх суматорів 201, 203, 204, 205 (Фіг.5) як сигнал дозволу операцій віднімання або додання. На суматорах 203, 205 (Фіг.5) здійснюється операція віднімання, а на суматорах 203 та 204 здійснюється операція додання як показано на шостому кроку таблиці. Результати з виходів суматорів 203, 205 записуються на відповідні допоміжні регістри блоку регістрів, результати з виходів 12649 16 суматорів 202, 204 записуються на відповідні регістри результатів блоку регістрів. Сигнал з першої вхідної шини 1 перекидує тригер 153, а сигнал з інверсного виходу 153 поступає на лічильний вхід 163. Тригер 163 перекидується, зникає сигнал з його інверсного виходу і закривається елемент І 213. Таким чином, суматор 203 відключається від подальшої роботи пристрою. Сигнал з другого виходу розподілювача імпульсів 2 (Фіг.1) подається на інверсний вхід тригера 4 та опрокидує його. Елемент 17 закривається, елемент І 5 відкривається. Припиняється надходження імпульсів до розподілювача імпульсів 2 та відновлюється надходження імпульсів до розподілювача імпульсів 8. Сигнал з виходу 64 розподілювача імпульсів 8 (Фіг.1) подається на вхідну шину 4 блоку формування результату (Фіг.5). Але оскільки елемент І 124 закритий, операція ділення на 114 не виконується. Отже на перші входи множників 191, 192, 193, 194, 195 поступає значення 0. Тому після чергових надходжень сигналів по вхідних шинах 2 та 1 значення залишків на допоміжних регістрах та регістрах результату блоку регістрів не змінюється. Сигнал з виходу 65 розподілювача імпульсів 8 (Фіг.1) подається на вхідну шину 45 блоку формування результату (Фіг.5), проходить через відкритий елементи І 125 на третій вхід схеми ділення 115, в результаті чого виконується сьомий крок ділення, який відображений у таблиці. Сигнал з виходу 125 перекидує тригер 155, завдяки чому відкривається елемент 175 і значення константи К5 з виходу 175 через 18 подається до других входів усіх множників 191, 192, 193, 194, 195. Значення з виходу 115 після сьомого кроку, що дорівнює 1, подається через 13 до перших входів усіх множників 191, 192, 193, 194, 195. Сигнал з виходу 65 розподілювача імпульсів 8 (Фіг.1) подається через елемент 15 на прямий вхід тригера 4. Тригер 4 перекидується, завдяки чому з'являється сигнал на його прямому виходу та зникає сигнал на його інверсному виході. Елемент І 5 закривається, тому припиняється подача імпульсів до розподілювача імпульсів 8, а елемент І 7 відкривається, тому починається подача імпульсів до розподілювача імпульсів 2. Сигнал з першого виходу розподілювача імпульсів 2 подається по другій вхідній шині до третіх входів усіх множників 191, 192, 193, 194, 195 (Фіг.5) як сигнал дозволу операції множення. Таким чином, отримуємо з виходів множників значення, які наведеш у таблиці на восьмому кроку. Ці значення подаються на перші входи своїх модульних суматорів 202, 204, 205. На другий вхід суматора 205 подається значення залишку з виходу допоміжного регістру 145 блоку регістрів (Фіг.2). На другі входи суматорів 202 та 204 (Фіг.5) подаються значення залишків з виходів регістрів результату 142 та 144 блоку регістрів (Фіг.2). Сигнал з другого виходу розподілювача імпульсів 2 (Фіг.1), подається по перини вхідній шині до третіх входів усіх суматорів 202, 204, 205 (Фіг.5) як сигнал дозволу операцій віднімання або додання. На суматорі 205 (Фіг.5) здійснюється операція віднімання, а на суматорах 202 та 204 здійснюється 17 12649 операція додання як показано на дев'ятому кроку таблиці. Результат з виходу суматора 205 записується на відповідний допоміжний регістр блоку регістрів, результати з виходів суматорів 202, 204 записуються на відповідні регістри результатів блоку регістрів. Сигнал з першої вхідної шини 1 перекидує тригер 155, a сигнал з інверсного виходу 155 поступає на лічильний вхід 165. Тригер 165 перекидується, зникає сигнал з його інверсного виходу і закривається елемент І 215. Таким чином, суматор 205 відключається від роботи пристрою. На цьому робота пристрою закінчується. На регістрах результату блоку регістрів записані залишки частки, які наведені у таблиці. 18 Джерела інформації: 1. Акушский И.Я., Юдицкий Д.И. Машинная арифметика в остаточных классах. М.: Сов. Радио, 1968. 440 с. 2. Авторське свідоцтво СРСР №328448, кл. G06F 5/02, 02.11.1972. 3. Торгашев В.А. Применение корректирующих кодов для повышения надежности цифровых вычислительных машин. Диссертация, ЛИАП, 1967. 4. Л.Б. Копыткова, Н.И. Червяков. Реализация деления чисел в системе остаточных классов на модули системы. Вестник Ставропольского государственного университета, №34, 2003. 5. Авторське свідоцтво СРСР №637809, кл. G06F 5/02,15.12.1978. Таблиця Модулі 2 7 5 3 11 Ділене 819 Дільник 63 1 1 0 0 4 3 0 0 5 8 1 ? 3 ? 2 Перший крок (1:1)2=1 Другий крок Третій крок Залишки після третього кроку (1*1)2=1 (1-1)2=0 (1*1)7=1 (0+1)7=1 (1*1)5=1 (3-1)5=2 (1*1)3=1 (0+1)3=1 (1*1)11=1 (2-1)11=1 0 1 2 1 1 Четвертий крок (2:2)5=1 П’ятий крок Шостий крок Залишки після шостого кроку 0 0 (1*2)7=2 (1+2)7=3 (1*2)5=2 (2-2)5=0 (1*2)3=2 (1+2)3=0 (1*2)11=2 (1-2)11=10 0 3 0 0 10 Сьомий крок (10:10)11=1 Восьмий крок Дев'ятий крок Залишки після дев'ятого кроку 0 0 (1*10)7=3 (3+3)7=6 0 0 (1*10)3=1 (0+1)3=1 (1*10)11=10 (10-10)11=0 0 6 0 1 0 1 6 3 1 2 Результат ділення Результат - частка 13 19 12649 20 21 12649 22 23 Комп’ютерна верстка А. Крулевський 12649 Підписне 24 Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601