Повнокольоровий світлодіодний дисплей

Реферат: Повнокольоровий світлодіодний дисплей належить до обчислювальної техніки і може бути використаний для відображення відеоінформації. Приведений алгоритм передачі коду зображення на відеоекран при збереженні швидкодії зменшує потребу енергії при зсуві на 50% в зрівнянні з класичним зсувом інформації, а також зменшує обсяг перемикань в такт зсуву, що підвищує захист та зменшує навантаження на джерело енергії. Приведені схеми регістрів керування є швидкодієвими. Дисплей включає інформаційний регістр кадру, регістри рядків та регістри керування, структура яких є регулярною. Приведені алгоритми зсуву інформації дозволяють будувати екрани матричного виконання з можливістю їх дозвільного нарощування. UA 106825 C2 (12) UA 106825 C2 UA 106825 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід належить до обчислювальної техніки і може бути використаний для відображення відеоінформації шляхом передачі цифрових даних зображення на регістри зсуву. Використання способу широтно-імпульсного збудження світлодіодів трьох головних кольорів R, G, В (червоного, зеленого та синього) забезпечує отримання багатокольорових, багатотонових зображень з високою надійністю та якістю. Головним елементом зображення є піксель - елементарна кольорова точка. Піксель може складатися з одного світлодіода або з декількох світлодіодів головних кольорів R, G, В. Сукупність пікселей формує зображення. Висока надійність світлодіодів (100000) годин безперервної роботи [1], а також велика різноманітність у розмірах, сприяли їх використанню як в області великих екранів, так і в невеликих дисплеях. Сила свічення світлодіодів залежить від довжини та частоти поданих імпульсів. Чутливість до малої довжини сигналу (від 1 мксек.) дозволяє формувати силу свічення у великому діапазоні. При кодуванні байтами сигнал має 256 градацій свічення. Для трьох кольорів R, G, В маємо 16777216 повнокольорових представлень (256256256). В основу керування градацією тонів зображення покладено спосіб широтно-імпульсного збудження, який реалізується з використанням лічильника імпульсів. В лічильник заздалегідь записується код градації або нулі. В першому варіанті лічильник працює на віднімання [2], а в другому - на додавання, до моменту зрівняння кодів лічильника з кодом заздалегідь встановленому на регістрі довжини [3]. Параметри імпульсів рахування можуть змінюватися з метою отримання необхідної якості зображення [3]. Відеоінформація може відображатися в матричних пристроях з використанням дисплейних елементів, які організовані в матрицю, яка складається з рядків та колонок. Сигнали відеоданих подаються на провідники колонок одночасно з поданням сигналів вибирання рядків. Кількість проводів зростає зі збільшенням дозвільної спроможності дисплея. Існує багато схемних рішень, спрямованих на зменшення цих сполучень [4]. Існує винахід [3], який вибрано за аналог, в якому аналогові сигнали зображення перетворюються в код та записуються в пам'ять кадру модуля передачі даних. Відеосигнал складається з 24-х бітів, по 8 бітів для кожного з кольорів R, G, В. Ці дані передаються за допомогою регістрів зсуву для переносу даних на схеми керування градацією червоного, зеленого та синього кольорів. Керування градацією тонів зображення провадиться з використанням способу широтно-імпульсного збудження (модуляції). Структурна схема цього приладу приведена на Фіг.1. Схема керування градацією включає в себе 8-розрядний лічильник імпульсів, цифрову схему зрівняння (компаратор) та 8 - розрядний регістр. Лічильник відраховує імпульси зі сталим періодом до моменту зрівняння його вмісту з кодом на регістрі. Тактові імпульси лічби генеруються з високою частотою. Період лічильника визначається з моменту заповнення його вмісту нулями до моменту заповнення його одиницями. Таким чином, імпульси збудження шириною імпульсу, відповідною 8-бітним даним градації тонів зображення та відповідним періодом лічильника, висуваються з виходу компаратора. Схема збудження індикаторів пікселя подає сталий струм на світлодіоди та включає їх на період часу, який дорівнює ширині імпульсу збудження. Існують дисплеї, в яких перенос даних зображення від модуля даних на екранний модуль виконуються з допомогою алгоритмів, які передбачають використання регістра кадру та регістрів рядків [5], [6]. Недоліком патенту, який вибрано за аналог [3], є відсутність реалізації схеми переносу кодів зображення від модуля передачі даних до екранного модуля. Уточнюючи, не показана реалізація схеми розподілу даних та послідовності регістрів зсуву для переносу даних. В дисплеях [5], [6] схеми для переносу даних зображення за допомогою інформаційних регістрів рядків та регістрів керування інформаційними рядками є нерегулярними і їх побудова залежить від навантаження елементів. В основу запропонованого винаходу поставлена задача створення дисплея, в порівнянні з дисплеями [3], [5], [6], в якому схеми регістрів керування інформаційними регістрами рядків є регулярними і їх будова не залежить від навантаження елементів, що полегшує їх створення в інтегральному виконанні. Поставлена задача вирішується тим, що в повнокольоровому дисплеї, який містить екранний модуль зі світлодіодами червоного, зеленого та синього кольорів, розташованих в певному порядку, з'єднаних зі схемами керування градацією червоного, зеленого, синього кольорів та модуля передачі даних з пам'яттю кадру для тимчасового збереження даних зображення, з'єднаних між собою схемою розподілу даних та послідовностями регістрів зсуву для переносу даних, які мають інформаційний регістр кадру, виконаний на тригерах, з'єднаних послідовно через вентилі запису одиниці та нуля, другі входи вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, нульовий та одиничний входи вентилів першого тригера з'єднані з модулем передачі даних, регістр 1 UA 106825 C2 5 10 15 20 25 30 35 40 45 50 55 60 керування кадром, виконаний на тригерах з вентилями запису одиниці та нуля, входи вентилів тригерів відповідно з'єднані з однією з шин системи тактових імпульсів, одиничні виходи n-х тригерів регістра керування кадром з'єднані з входами вентилів запису одиниці та нуля (n+1)-х тригерів інформаційного регістра кадру (де n=1,2,3,…), а вхід вентиля запису одиниці в перший тригер з'єднано з модулем передачі даних, розподільник імпульсів регістра керування кадром, виконаний на тригерах з вентилями запису одиниці та нуля, одиничний вихід кожного n-го тригера з'єднано з входом вентиля запису одиниці наступного (n+1) -го тригера та відповідно з входом вентиля запису одиниці (n+1) -го тригера регістра керування кадром (де n=1,2,3,…), одиничний вихід кожного наступного тригера з'єднано з входом вентиля запису нуля попереднього тригера, нульовий вхід вентиля запису нуля останнього тригера з'єднано з нульовим виходом попереднього тригера, другі входи усіх вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, а вхід вентиля запису одиниці в перший тригер розподільника імпульсів регістра керування кадром з'єднано з модулем передачі даних, інформаційні регістри рядків, виконані на тригерах, які з'єднані послідовно через вентилі запису одиниці та нуля, другі входи вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, виходи першого тригера інформаційного регістра кадру та виходи усіх непарних тригерів відповідно з'єднані з входами вентилів запису одиниці та нуля других тригерів інформаційних регістрів рядків, регістри керування рядками, виконані на тригерах, які з'єднані послідовно через вентилі запису одиниці, входи вентилів запису одиниці та нуля відповідно з'єднані з однією з шин системи тактових імпульсів, одиничні виходи n-х тригерів кожного регістра керування рядком з'єднані з входами вентилів запису одиниць та нулів (n+1) -x тригерів свого інформаційного регістра рядка (де n=1,2,3…), розподільники імпульсів регістрів керування рядками, які мають в кожному рядку, окрім першого, k+2 тригерів, а в першому рядку - k тригерів (де k=1,2,3,…) з вентилями запису одиниці та нуля, одиничний вихід кожного k -го тригера з'єднано з входом вентиля запису одиниці наступного (k+1) -го тригера та з входом вентиля запису нуля попереднього тригера, нульовий вхід вентиля запису нуля останнього тригера з'єднано з нульовим виходом попереднього тригера, другі входи усіх вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, одиничний вхід вентиля запису одиниці в перший тригер регістра керування останнім рядком з'єднано з одиничним виходом останнього тригера регістра керування кадром, а одиничні виходи k-х тригерів розподільників імпульсів регістрів керування рядками, в кожному рядку, окрім першого, з'єднані з входами вентилів запису одиниць перших тригерів регістрів керування попередніми рядками, одиничний вихід останнього тригера регістра керування рядком, в кожному рядку, з'єднано з входом вентиля запису одиниці в перший тригер розподільника імпульсів регістра керування цим рядком, одиничний та нульовий виходи (k+1) го тригера розподільника імпульсів регістра керування N-рядкомвідповідно з'єднано з нульовим та одиничним входами вентилів запису (2N-2) -x тригерів регістра керування кадром, а одиничний та нульовий виходи (k+2) -го тригера розподільника імпульсів регістра керування Nрядком відповідно з'єднано з нульовим та одиничним входами вентилів запису (2Ν-3) -x тригерів регістра керування кадром, де (N=2,3,4…), одиничний та нульовий виходи першого тригера розподільника імпульсів регістра керування рядком, в кожному рядку, відповідно з'єднано з нульовим та одиничним входами вентилів запису в останній тригер регістра керування рядком, а одиничний та нульовий виходи кожного наступного тригера розподільника імпульсів регістра керування рядком відповідно з'єднано з нульовим та одиничним входом вентиля запису в попередній тригер регістра керування рядком. Суть винаходу пояснюється кресленнями, де зображені: На Фіг.1 - структурна схема аналога пристрою; На Фіг.2 - структурна схема пристрою; На Фіг.3, 4 - алгоритм роботи пристрою; На Фіг.5, 6, 7, 8, 9 - функціональна схема пристрою; На Фіг.10, 11, 12 - часові діаграми роботи пристрою. Реалізація запропонованого пристрою - Фіг.2, 5, 6, 7, 8, 9, як приклад, показана у випадку прийняття кодів зображення 4-ма 4-х розрядними інформаційними рядками. Прилад у загальному випадку (Фіг.2) містить: регістр керування кадром з розподільником імпульсів регістра керування кадром 1, інформаційний регістр кадру 2, інформаційний регістр рядків 3, регістри керування рядками з розподільниками імпульсів регістра керування рядками 4. Функціональна схема пристрою (Фіг.5, 6, 7, 8, 9) містить: інформаційний регістр кадру для 4х рядків 5, регістр керування кадром для 4-х рядків 6 з розподільником імпульсів регістра керування кадром 7, 3-х розрядний інформаційний регістр 4-го рядка 8, регістр керування 4-им інформаційним рядком 9 з розподільником імпульсів регістра керування 4-им інформаційним 2 UA 106825 C2 5 10 15 20 25 30 35 40 45 50 55 60 рядком 10, 3-х розрядний інформаційний регістр 3-го рядка 11, регістр керування 3-їм інформаційним рядком 12 з розподільником імпульсів регістра керування 3-їм інформаційним рядком 13, 3-х розрядний інформаційний регістр 2-го рядка 14, регістр керування 2-им інформаційним рядком 15 з розподільником імпульсів регістра керування 2-им інформаційним рядком 16, 3-х розрядний інформаційний регістр 1-го рядка 17, регістр керування 1-им інформаційним рядком 18 з розподільником імпульсів регістра керування 1-им інформаційним рядком 19, регістри виконані на тригерах 20 з вентилями запису одиниці 21 та вентилями запису нуля 22, входи вентилів з'єднані з однією з шин системи тактових імпульсів Т1 або Т2, ланцюги 23,24 відповідно, елементи схеми пристрою з'єднані між собою з допомогою ланцюгів 25-49, ланцюги прийому інформації від модуля передачі даних 50,51, ланцюги керування пристроєм від модуля передачі даних 33. Виходи тригерів інформаційних регістрів рядків та непарних розрядів тригерів інформаційного регістра кадру для зв'язку зі схемами керування градацією не показані. У пристрою використані, як приклад, потенційні елементи позитивної логіки. Вважаємо, що тригер 20 знаходиться в стані одиниці, коли на його одиничному виході високий потенціал. Розряди усіх регістрів позначені як Р1, Р2, Р3,…, та їх позначення зрівнюються з номерами тригерів регістрів: Р1 - відповідає першому номеру тригера, Р2 другому номеру тригера і так далі. На Фіг. 10,11,12 приведені часові діаграми роботи повнокольорового світлодіодного дисплея для випадку, коли чисельність рядків дорівнює чотирьом, а чисельність відліків в рядку (розрядів) - також чотирьом. Цифрами 1,2,3……37 показані номера напівтактів серії імпульсів Т1 та Т2. Усі позитивні сигнали належать до одиничних виходів тригерів: - а - вхідний послідовний код від модуля передачі даних; - б, г,е, и,л, н,р - коди, які прийняті з першого по сьомий тригер інформаційного регістра кадру відповідно; - в, д,ж, к,м, п - вихідні сигнали з першого по шостий тригер регістра керування кадру відповідно; - т, у,ф, х,ч - вихідні сигнали розподільника імпульсів регістра керування кадру; - с - сигнал запуску від модуля передачі даних; - щ, я,б1 - коди, які прийняті з другого по четвертий тригер четвертого інформаційного регістра рядка відповідно; - ш, ю,а1 - вихідні сигнали з першого по третій тригер регістра керування четвертим інформаційним рядком відповідно; - в1,г1,д1,е1,ж1 - вихідні сигнали з першого по п'ятий тригер розподільника імпульсів регістра керування четвертим інформаційним рядком відповідно; - к1,м1,п1 - коди, які прийняті з другого по четвертий тригер третього інформаційного регістра рядка відповідно; - и1,л1,н1 - вихідні сигнали з першого по третій тригер регістра керування третім інформаційним рядком відповідно; - р1,с1,т1,у1,ф1 - вихідні сигнали з першого по п'ятий тригер розподільника імпульсів регістра керування третім інформаційним рядком відповідно; - ч1,б2,г2 - коди, які прийняті з другого по четвертий тригер другого інформаційного рядка відповідно; - х1,а2,в2 - вихідні сигнали з першого по третій тригер регістра керування другим інформаційним рядком відповідно; - д2,е2,ж2,и2,к2 - вихідні сигнали з першого по п'ятий тригер розподільника імпульсів регістра керування другим інформаційним рядком відповідно; - м2,п2,с2 - коди, які прийняті з другого по четвертий тригер першого інформаційного регістра рядка відповідно; - л2,н2,р2 - вихідні сигнали з першого по третій тригер регістра керування першим інформаційним рядком відповідно; - т2,у2,ф2 - вихідні сигнали з першого по третій тригер розподільника імпульсів регістра керування першим інформаційним рядком від На часовій діаграмі Фіг. 12 для розуміння роботи розподільника імпульсів регістра керування рядком введені сигнали р1,с1,т1, які є інверсними сигналами від р1,с1,т1 часової діаграми Фіг. 11. Пристрій працює таким чином. В основу роботи пристрою покладено алгоритм, приведений на Фіг. 3,4 де квадратами відзначено тригери регістрів. Нижній горизонтальний ряд квадратів це - тригери інформаційного регістра кадру, нумерація зліва-направо. Вертикальний ряд квадратів це - тригери інформаційних регістрів рядків, перерахування рядків зліва-направо, а 3 UA 106825 C2 5 10 15 20 25 30 35 40 45 50 55 60 перерахування тригерів в рядку - знизу-доверху. Перерахування малюнків знизу відповідає номеру напівтакту в часових діаграмах - Фіг. 10,11,12. Стрілками відзначені передачі інформації між тригерами в кожний часовий напівтакт. Другі тригери інформаційних регістрів рядків з'єднані з непарними номерами тригерів інформаційного регістра кадру. Таким чином, непарні номери тригерів інформаційного регістра кадру є першими тригерами інформаційних регістрів рядків: другий тригер інформаційного регістра першого рядка з'єднано з першим тригером інформаційного регістра кадру, другий тригер інформаційного регістра другого рядка з'єднано з третім тригером інформаційного регістра кадру, другий тригер інформаційного регістра третього рядка - з п'ятим тригером інформаційного регістра кадру, а другий тригер інформаційного регістра четвертого рядка - з сьомим тригером інформаційного регістра кадру. Подивимось докладно роботу алгоритму у випадку прийняття інформації четвертим інформаційним регістром рядка. Цей алгоритм вперше був розкритий у винаході СРСР [7], пізніше заявлено в патентах США [8], [9], Франції [10], ФРН [11], Японії [12], а також докладно розписані переваги його використання в мікроелектроніці [13]. Спочатку розглянемо алгоритм прийому інформації одним інформаційним рядком - четвертим (Фіг.3): у напівтакті 7 інформація 1 з 6-го тригера інформаційного регістра кадру переписується в 1-ий тригер 4-го інформаційного регістра рядка (7-ий тригер інформаційного регістра кадру), у напівтакті 8 інформація 1 переписується з 1-го тригера інформаційного регістра рядка у 2-ий тригер, у напівтакті 9 інформація 2 записується в перший тригер, а інформація 1 переписується з другого тригера в 3ій, у напівтакті 10 інформація 2 переписується з 1-го тригера в 2-ий, а інформація 1 - з 3-го тригера в 4-ий, у напівтакті 11 інформація 3 записується в 1-ий тригер, інформація 2 переписується з 2-го тригера в 3-ій, а інформація 1 остається в 4-му тригері. У напівтакті 12 інформація 3 переписується з 1-го тригера в 2-ий, інформація 2 остається в 3-му тригері, у напівтакті 13 інформація 4 записується в 1-ий тригер, інформація З остається в 3-му тригері. Таким чином, за 7 напівтактів уся подана інформація (1,2,3,4) з 6-го тригера інформаційного регістра кадру прийнята 4-им інформаційним регістром рядка. Аналогічно, інформація 5,6,7,8 приймається 3-ім інформаційним регістром рядка за напівтакти 13-19, інформація 9,10,11,12 приймається 2-им інформаційним регістром рядка за напівтакти 19-25, а інформація 13,14,15,16 приймається 1-им інформаційним регістром рядка за напівтакти 25-31. Інформація в інформаційному регістрі кадру спочатку просувається аналогічно її просуванню в інформаційних регістрах рядків з тією різницею, що після прийому останньої інформації 1-им тригером інформаційного регістра рядка (непарний розряд інформаційного регістра кадру) записується, а потім забороняється запис у з'єднаний з ним парний тригер інформаційного регістра кадру. На Фіг. 3,4 - запис та заборона інформації 4,5, напівтакти 13,14,15; запис та заборона інформації 8,9, напівтакти 19,20,21; запис та заборона інформації 12,13, напівтакти 25,26,27; запис інформації 16, напівтакт 31, так як для 1-го тригера немає попереднього. Заповнення інформаційних регістрів рядків починається з 4-го а закінчується 1-им інформаційним регістром рядка. З моменту подачі інформації в 1-ий тригер інформаційного регістра кадру та до появлення ії в 1-ому тригері 4-го інформаційного регістра рядка інформація затримується. Особливістю запропонованого алгоритму є те, що для компенсації вказаної затримки алгоритмом пропонується одночасна запис останньої інформації в 1-ий тригер даного інформаційного регістра рядка та знову поданої інформації в 1-ий тригер попереднього інформаційного регістра рядка: напівтакт 13 - запис інформації 4,5; напівтакт 19 - запис інформації 8,9; напівтакт 25 - запис інформації 12,13; Інформація від модуля передачі даних, Фіг. 2 подається в інформаційний регістр кадру 2 та розподіляється в інформаційних регістрах рядків 3, заповнюючи спочатку останній рядок 4, а закінчуючи 1-им, за допомогою регістра керування кадру 1 з розподільником імпульсів регістра керування кадру та регістрів керування рядками 4 з розподільниками імпульсів регістрів керування рядками. Вхідна інформація 1-16 від модуля передачі даних, Фіг.5, по ланцюгах 50,51 подається на входи вентилів 21,22 1-го тригера Р1 інформаційного регістра кадру 5 та послідовно переписується поміж тригерами 20 до її подачі в тригер Р7, часові діаграми Фіг. 10,11 (сигнали а, б,г, е,и, л,н, р), напівтакти 1-7. Дозвіл на пересування інформації послідовно в часі, такти Т1,Т2 видається одиничними виходами тригерів Р1-Р6 регістра керування кадру 6 (сигнали в, д,ж, к,м, п), напівтакти 1-6. Послідовні одиничні стани тригерів Р1-Р6 визначаються сигналом С та послідовним переключенням розподільника імпульсів регістра керування кадру 7 (сигнали т, у,ф, х,ч), запуск якого відбувається також сигналом С по ланцюгу 33 від модуля передачі даних. Після прийому інформації 7-им тригером інформаційного регістра кадру, напівтакт 7, (часові діаграми - сигнал р) інформація по ланцюгам 25,26 подається в другий тригер інформаційного регістра рядка 8. Дозвіл на прийом інформації дається одиничним виходом 6 -го тригера регістра керування кадру по ланцюгу 34. Заповнення одиницями тригерів 4 UA 106825 C2 5 10 15 20 25 30 35 40 45 50 55 60 Р1,Р2,Р3 регістра керування рядком 9, напівтакти 7-9 (сигнали ш, ю,а1) дозволяє послідовне прийняття інформації тригерами Р2,Р3,Р4 інформаційного регістра рядка 8 по ланцюгах 25,26, сигнали щ, я,б1 відповідно. Після прийому інформації 1 в 4-ий тригер інформаційного регістра рядка 8, напівтакт 10, відбувається послідовний прийом та заборона інформації 1,2,3 тригерами Р4,Р3,Р2 інформаційного регістра рядка 8. Після прийому інформації 1 заборона відбувається послідовною установкою в нуль тригерів Р3, Р2, Р1 регістра керування рядком 9, напівтакт 11,12,13. Послідовна установка тригерів РЗ, Р2, Р1 в нуль відбувається розподільником імпульсів регістра керування рядком 10 послідовним просуванням одиниці, сигнали в1,г1,д1,е1,ж1. Після установки в нуль тригера Р1 регістра керування рядком 9 установлюються в нульовий стан тригери Р6 та Р5 регістра керування кадру тригерами Р4, Р5 розподільника імпульсів регістра керування рядком 10 по ланцюгам 38-41. Інформація 4 остається в тригері Р7 інформаційного регістра кадру 5, сигнал р, напівтакт 14, а інформація 5 - в тригері Р6, сигнал н, напівтакт 15, Фіг. 10. Таким чином, інформація 1,2,3,4 прийнята 4-им інформаційним рядком за півтакти 7-13. До моменту появи інформації 5 в 5-му тригері інформаційного регістра кадру 5, напівтакт 13, установлюється в одиницю 1-ий тригер Р1 регістра керування рядком 12, Фіг. 7, по ланцюгу 35, сигнал д1, Фіг. 10. Заповнення одиницями тригерів Р1,Р2,Р3 регістра керування рядком 12, напівтакт 13-15, сигнали и1,л1,н1, дозволяє послідовне прийняття інформації, ланцюги 27,28, тригерами Р2, Р3, Р4 інформаційного регістра рядка 11, сигнали к1,м1,п1, відповідно. Після прийому інформації 5 4-им тригером інформаційного регістра рядка 11, напівтакт 16, відбувається послідовний прийом та заборона інформації 5,6,7 тригерами Р4, Р3, Р2 інформаційного регістра рядка 11. Після прийому інформації 5 заборона відбувається послідовною установкою в нуль тригерів Р3, Р2, Р1 регістра керування рядком 12, напівтакти 17,18,19. Послідовна установка тригерів Р3, Р2, Р1 в нуль відбувається просуванням одиниці розподільника імпульсів регістра керування рядком 13, сигнали р1,с1,т1,у1,ф1. Після установки в нуль тригера Р1 регістра керування рядком 12 установлюються в нульовий стан тригери Р5, Р4 регістра керування кадру 6 тригерами Р4, Р5 розподільника імпульсів регістра керування рядком 13 по ланцюгам 42-45. Інформація 8 залишається в тригері Р5 інформаційного регістра кадру 5, сигнал л, напівтакт 19, а інформація 9 - в тригері Р4, сигнал и, напівтакт 20, Фіг. 10. Таким чином, інформація 5,6,7,8 прийнята 3-ім інформаційним рядком за півтакти 13-19. До моменту появи інформації 9 в 3-му тригері інформаційного регістра кадру 5, напівтакт 19, сигналом т1 по ланцюгу 36 установлюється в одиницю 1-ий тригер Р1 регістра керування рядком 15, сигнал х1, Фіг. 8, по ланцюгу 36, сигнал т1, Фіг. 10. Заповнення одиницями тригерів Р1, Р2, Р3 регістра керування рядком 15, напівтакти 19-21, сигнали х1,а2,в2, Фіг. 10,11 дозволяє послідовний прийом інформації, ланцюги 29,30, тригерами Р2, Р3, Р4 інформаційного регістра рядка 14, сигнали ч1,б2,г2 відповідно. Після прийому інформації 9 4-им тригером інформаційного регістра рядка 14, напівтакт 22, відбувається послідовний прийом та заборона інформації 9,10,11 тригерами Р4, Р3, Р2 інформаційного регістра рядка 14. Після прийому інформації 9 заборона відбувається установкою в нуль тригерів Р3, Р2, Р1 регістра керування рядком 15, напівтакти 23-25. Послідовна установка тригерів Р3, Р2, Р1 в нуль відбувається просуванням одиниці розподільника імпульсів регістра керування рядком 16, сигнали д2,е2,ж2,и2,к2, Фіг.11. Після установки в нуль тригера Р1 регістра керування рядком 15 установлюються в нульовий стан тригери Р2, Р3 регістра керування кадру 6 тригерами Р4, Р5 розподільника імпульсів регістра керування рядком 16 по ланцюгам 46-49. Інформація 12 остається в тригері Р3 інформаційного регістра кадру 5, сигнал є, напівтакт 25, а інформація 13 - залишається в тригері Р2, сигнал г, напівтакт 26, Фіг. 11. Таким чином, інформація 9,10,11,12 прийнята 2-им інформаційним рядком за півтакти 19-25. До моменту появи інформації 13 в 1-му тригері інформаційного регістра кадру 5, напівтакт 25 установлюється в одиницю 1-й тригер Р1 регістра керування рядком 18, Фіг.9, по ланцюгу 37, сигнал ж2, Фіг.11. Заповнення одиницями тригерів Р1, Р2, РЗ регістра керування рядком 18, напівтакти 25,26,27, (сигнали л2,н2,р2), Фіг. 11, дозволяє послідовний прийом інформації, ланцюги 31,32, тригерами Р2, Р3, Р4 інформаційного регістра рядка 17, сигнали м2,п2,с2 відповідно. Після прийому інформації 13, 4им тригером інформаційного регістра рядка 17, напівтакт 28, відбувається послідовний прийом та заборона інформації 13, 14, 15 тригерами Р4, Р3, Р2 інформаційного регістра рядка 17. Після прийому інформації 13 заборона відбувається послідовною установкою в нулі тригерів Р3, Р2, Р1 регістра керування рядком 18, напівтакти 29-31. Послідовна установка тригерів Р3, Р2, Р1 в нуль відбувається просуванням одиниці розподільником імпульсів регістра керування рядком 19, сигнали т2,у2,ф2, Фіг.11. Таким чином, інформація 13,14,15,16 прийнята 1-им інформаційним рядком 17 за півтакти 25-31. Подивимось докладно роботу розподільника імпульсів регістра керування рядком, коли приймається інформація 5,6,7,8 інформаційним регістром рядка 11 (3-ій рядок пристрою), Фіг.7. Прийомом інформації керує регістр керування 5 UA 106825 C2 рядком 12 шляхом заповнення його розрядів одиницями, а потім нулями. Послідовним заповненням нулями тригерів керує розподільник імпульсів регістра керування рядком 13. На 5 Фіг. 12 в зрівнянні з діаграмою, Фіг.10, введені додаткові сигнали р1, с1, т1 , які є інверсними до сигналів р1,с1,т1 відповідно. Установкою тригера Р3 в одиницю, півтакт 15, керують одиничний вихід тригера Р2, сигнал л1, та нульовий вихід тригера Р1 розподільника імпульсів регістра керування рядком 13, сигнал р1 . У напівтакт 16 сигнал р1 приймає нульове значення та сигналом ρ1, півтакт 17, тригер Р3 установлюється в нульове положення. Його положення також не змінюється з приходом наступного такту Т1, напівтакт 19, так як тригер Р2 сигналом с1 вже в нульовому положенні, напівтакт 18. Установка тригерів Р2, Р3 відбувається аналогічно, сигнали 10 15 20 25 30 35 40 45 50 55 с1, с1, т1, т1 . Побудова інформаційних регістрів рядків, регістрів керування рядками, розподільників імпульсів регістрів керування рядками не залежить від навантаження елементів та їх схеми є регулярними, що необхідно для побудови в інтегральному виконанні. Так як з'єднання інформаційних ланцюгів пристрою та ланцюгів керування знаходяться біля відповідних розрядів інформаційного регістра кадру, то зв'язки між ними є мінімальними. Таким чином, регістри керування та інформаційні можна будувати необмеженими по розрядності, швидкодії, розв'язаними по навантаженню, з мінімальною довжиною зв'язків між тригерами. Якщо взяти відеоекран з 1024768 точок дискретності, використовуючи 8 розрядів для одного кольору пікселя, при частоті кадрів 60 Гц, частота проходження інформаційного коду буде: 1024768608=377,4873 мГц. Світлодіоди можна виготовляти методом інтегральної технології з випромінюючою часткою 0,1 мм при струмі споживання 10-20 мкА [14]. Тому дисплеї можуть мати невеликі розміри. В описі приведені схеми передачі коду зображення на відеоекран для одного каналу. Пам'ять кадру ділиться на три частини по кольорах зображення, за допомогою приведених в описі алгоритмів. З моменту подачі першого розряду зображення в останній тригер інформаційного регістра рядка можлива передача коду, розряд за розрядом, в регістр схеми керування градацією [3]: виходи тригерів інформаційних регістрів рядків та одиничні виходи тригерів розподільників імпульсів регістрів керування рядками з'єднуються з відповідними входами вентилів тригерів регістра керування градацією. При цьому, наприклад, виникає збудження світлодіодів зеленого кольору всіх пікселів з одночасним прийомом другим каналом коду червоного кольору. Таким чином, розподільники імпульсів регістрів керування рядками з одного боку керують регістрами керування рядками, а з другого - виконують передачу прийнятого коду інформаційних регістрів рядків в регістри схеми керування градацією без збитків швидкодії та розподіляє навантаження в часі на джерело інформації. Приведений алгоритм зсуву зменшує кількість переключень в моменти зсуву, піднімає перешкодостійкість та знижує навантаження на джерело енергії, а також зменшує необхідну потужність при зсуві інформації на 50 % (що виглядає з часових діаграм). Кількість переключень кожним тригером інформаційного регістра рядка при прийомі коду складає арифметичну прогресію: Фіг. 10, сигнали б1 - одне переключення, я - два, щ - три, ρ - чотири. Приведені алгоритми зсуву інформації дозволяють будувати екрани матричного виконання з можливістю їх дозвільного нарощування. Джерела інформації:. 1. Журнал "Screens". Ru (20.04.2004). 2. RU 2316139 С1, 27.01.2008, МПК H04N9/12. 3. RU 2249858 С2, 10.04.2005, МПК G09 С3/32, G09F9/33. 4. RU 2160933 С2, 20.12.2000. МПК G09 G3/36. 5. Патент UA 94661 С2 25.05.2011. 6. Патент UA 99354 С2 10.05.2012. 7. А.с. СРСР 337825, МПК G11C19/00. Бюл. N15, 1972. 8. Патент США 1475829 MПК G11C7/00, 19/00, 1975. 9. Патент США 3,911,290 МПК Н03К 21.00, 1975. 10. Патент Франції 2274118, МПК С11С 19/28. 11. Патент Німеччини 2525191 MПК G11C 19-18. 12. Патент Японії 51-3541 МПК G11С 11/34 19/28. 13. Журнал СРСР "Электронная промышленность" N2, 1989, стор.46,47, "Последовательная матрица памяти", Тесленко-Пономаренко В.Π 14. RU 2334279 С1, 20.09.2008, МПК G09 С3/32. 6 UA 106825 C2 ФОРМУЛА ВИНАХОДУ 5 10 15 20 25 30 35 40 45 50 Повнокольоровий світлодіодний дисплей, який містить екранний модуль зі світлодіодами червоного, зеленого та синього кольорів, розташованих в певному порядку, з'єднаних зі схемами керування градацією червоного, зеленого, синього кольорів та модуля передачі даних з пам'яттю кадру для тимчасового збереження даних зображення, з'єднаних між собою схемою розподілу даних та послідовностями регістрів зсуву для переносу даних, які мають інформаційний регістр кадру, виконаний на тригерах, з'єднаних послідовно через вентилі запису одиниці та нуля, другі входи вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, нульовий та одиничний входи вентилів першого тригера з'єднані з модулем передачі даних, регістр керування кадром, виконаний на тригерах з вентилями запису одиниці та нуля, входи вентилів тригерів відповідно з'єднані з однією з шин системи тактових імпульсів, одиничні виходи n-х тригерів регістра керування кадром з'єднані з входами вентилів запису одиниці та нуля (n+1)-х тригерів інформаційного регістра кадру, де n=1,2,3,..., а вхід вентиля запису одиниці в перший тригер з'єднано з модулем передачі даних, розподільник імпульсів регістра керування кадром, виконаний на тригерах з вентилями запису одиниці та нуля, одиничний вихід кожного n-го тригера з'єднано з входом вентиля запису одиниці наступного (n+1)-го тригера та відповідно з входом вентиля запису одиниці (n+1)-го тригера регістра керування кадром, де n=1,2,3,…, одиничний вихід кожного наступного тригера з'єднано з входом вентиля запису нуля попереднього тригера, нульовий вхід вентиля запису нуля останнього тригера з'єднано з нульовим виходом попереднього тригера, другі входи усіх вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, а вхід вентиля запису одиниці в перший тригер розподільника імпульсів регістра керування кадром з'єднано з модулем передачі даних, інформаційні регістри рядків, виконані на тригерах, які з'єднані послідовно через вентилі запису одиниці та нуля, другі входи вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, виходи першого тригера інформаційного регістра кадру та виходи усіх непарних тригерів відповідно з'єднані з входами вентилів запису одиниці та нуля других тригерів інформаційних регістрів рядків, регістри керування рядками, виконані на тригерах, які з'єднані послідовно через вентилі запису одиниці, входи вентилів запису одиниці та нуля відповідно з'єднані з однією з шин системи тактових імпульсів, одиничні виходи n-х тригерів кожного регістра керування рядком з'єднані з входами вентилів запису одиниць та нулів (n+1)-x тригерів свого інформаційного регістра рядка, де n=1,2,3,..., розподільники імпульсів регістрів керування рядками, які мають в кожному рядку, окрім першого, k+2 тригерів, а в першому рядку - k тригерів, де k=1,2,3,..., з вентилями запису одиниці та нуля, одиничний вихід кожного k-го тригера з'єднано з входом вентиля запису одиниці наступного (k+1)-го тригера та з входом вентиля запису нуля попереднього тригера, нульовий вхід вентиля запису нуля останнього тригера з'єднано з нульовим виходом попереднього тригера, другі входи усіх вентилів відповідно з'єднані з однією з шин системи тактових імпульсів, одиничний вхід вентиля запису одиниці в перший тригер регістра керування останнім рядком з'єднано з одиничним виходом останнього тригера регістра керування кадром, а одиничні виходи k-х тригерів рзподільників імпульсів регістрів керування рядками, в кожному рядку, окрім першого, з'єднані з входами вентилів запису одиниць перших тригерів регістрів керування попередніми рядками, одиничний вихід останнього тригера регістра керування рядком, в кожному рядку, з'єднано з входом вентиля запису одиниці в перший тригер розподільника імпульсів регістра керування цим рядком,одиничний та нульовий виходи (k+1)-го тригера розподільника імпульсів регістра керування N-рядком відповідно з'єднано з нульовим та одиничним входами вентилів запису (2N-2)-x тригерів регістра керування кадром, а одиничний та нульовий виходи (k+2)-го тригера розподільника імпульсів регістра керування N-рядком відповідно з'єднано з нульовим та одиничним входами вентилів запису (2Ν-3)-x тригерів регістра керування кадром, де N=2,3,4,..., який відрізняється тим, що одиничний та нульовий виходи першого тригера розподільника імпульсів регістра керування рядком, в кожному рядку, відповідно з'єднано з нульовим та одиничним входами вентилів запису в останній тригер регістра керування рядком, а одиничний та нульовий виходи кожного наступного тригера розподільника імпульсів регістра керування рядком відповідно з'єднано з нульовим та одиничним входом вентиля запису в попередній тригер регістра керування рядком. 7 UA 106825 C2 8 UA 106825 C2 9 UA 106825 C2 10 UA 106825 C2 11 UA 106825 C2 12 UA 106825 C2 13 UA 106825 C2 14 UA 106825 C2 Комп’ютерна верстка Л. Бурлак Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 15