Пристрій для введення дискретних сигналів

Пристрій для введення дискретних сигналів, що містить шинний формувач для обміну інформацією з керуючим процесорним пристроєм, до 3 59018 Пристрій, що заявляється, пояснюється кресленням, де на фіг.1 приведена принципова схема пристрою введення дискретних сигналів. Пристрій введення дискретних сигналів містить шинний формувач 1, оптрон 2, струмообмежувальний резистор 3, другий шинний формувач 4 для обміну інформацією з керуючим процесорним пристроєм, регістр пам'яті команд 5, транзистор 6 і транзистор 7. Пристрій працює в такий спосіб. При відсутності сигналу зчитування RD шинний формувач 1 закритий, і сигнали D0 і D1 від керуючого процесорного пристрою через другий шинний формувач 4 у напрямку А надходять на регістр пам'яті команд 5. Керуючий процесорний пристрій через другий шинний формувач 4 за допомогою сигналу запису WR записує таку комбінацію сигналів D0 і D1 у регістр пам'яті команд 5, якими транзистори 6 і 7 закриваються. В цьому випадку, при наявності на контакті ВХІД дискретного сигналу у вигляді замикання на КОРПУС або відриву від нього, відповідно, буде протікати або буде відсутнім струм через світлодіод оптрона 2, і відкритий чи закритий транзистор оптрона 2. З колектора транзистора оптрона 2 вхідний сигнал надходить на вхід шинного формувача 1. Принадходженні від керуючого процесорного пристрою сигналу зчитування RD другий шинний формувач 4 перемикається на передачу інформації в напрямку Б, а шинний формувач 1 підключає до нього колектор транзистора оптрона 2 і керуючий Комп’ютерна верстка М. Ломалова 4 процесорний пристрій зчитує сигнал у вигляді логічних "0" чи "1", що відповідають стану ланцюга ВХІД. Для здійснення контролю справності оптрона 2 на проходження струму через його світлодіод керуючий процесорний пристрій сигналом WR записує в регістр пам'яті команд 5 таку комбінацію сигналів D0 і D1, при якій транзистор 7 відкритий, а транзистор 6 закритий. У цьому випадку, незалежно від стану ланцюга ВХІД, через світлодіод оптрона 2 буде протікати струм, а керуючий процесорний пристрій сигналом зчитування RD через шинні формувачі 1 і 4 робить перевірку наявності логічного "0" на колекторі транзистора оптрона 2. Для здійснення контролю справності оптрона 2 на відсутність струму через його світлодіод керуючий процесорний пристрій сигналом WR записує в регістр пам'яті команд 5 таку комбінацію сигналів D0 і D1, при якій транзистор 6 повинний бути обов'язково відкритий, а стан транзистора 7 не має значення. У цьому випадку відкритий транзистор 6 шунтує проходження струму через світлодіод оптрона 2 і транзистор оптрона 2 буде закритий, а керуючий процесорний пристрій сигналом зчитування RD через шинні формувачі 1 і 4 робить перевірку наявності логічної "1" на колекторі транзистора оптрона 2. Застосування запропонованої корисної моделі дозволяє підвищити надійність застосовуваного пристрою шляхом додаткового контролю справності вхідного оптрона. Підписне Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601