Оптимізуючий процесор

Оптимізуючий процесор, що містить шину вихідних даних, вхід запуску, шину результату, пристрій керування, який відрізняється тим, що містить блок генерації варіантів тотожних графів, формувач псевдорозкладів, аналізатор реалізованості розкладу, вихід готовності даних, елемент АБО, Винахід відноситься до автоматики та обчислювальної техніки, призначений для рішення задач теорії розкладів і може бути використаний в спеціалізованих обчислювальних пристроях автоматизованих систем керування технологічними процесами і систем автоматизованого проектування, для апаратного рішення задач теорії розкладів Відомий пристрій для рішення задач оптимізацм (Ас СРСР №1575201, mG06F15/20, опубл 1990, бюл №24), що містить блок порівняння, суматор, блок завдання матриці вартості блок формування комбінацій, блок завдання матриці термінів служби, керуючі входи Недоліком відомого пристрою є обмежені функціональні можливості, тому що він не дозволяє будувати розклади для процесів, заданих у виді просторово-часових графів Відомий пристрій для рішення задач оптимізацм (Ас СРСР №1832294, кл G06F15/20, опубл 1993, бюл №29), що містить блок реєстрації, керуючі входи, блок синхронізації, блок пам'яті, блок порівняння Недоліком відомого пристрою є обмежені функціональні можливості, тому що він не дозволяє будувати розклади для процесів, заданих у виді просторово-часових графів Найбільш близьким по технічній суті і результату, що досягається є пристрій для рішення задач теорії розкладів (А с СРСР №1832296, кп причому вхід запуску з єднаний з першим входом пристрою керування, виходи якого з'єднані з першою групою входів блока генерації варіантів тотожних графів, шина вихідний даних з'єднана з другою групою входів блока генерації варіантів тотожних графів, виходи блока генерації варіантів тотожних графів з'єднані з входами формувача псевдорозкладів, виходи якого з'єднані з входами аналізатора реалізованості розкладу та шиною результату, виходи аналізатора реалізовності розкладу з'єднані з вхідною шиною пристрою керування та входами елемента АБО, вихід елемента АБО з'єднаний з другим входом пристрою керування та виходом готовності даних G06F15/20, опубл 1993, бюл №29), що містить шину вихідний даних, вхід запуску, шину результату, пристрій керування Недоліком відомого пристрою є обмежені функціональні можливості, тому що він не дозволяє будувати розклади для процесів, заданих у виді просторово-часових графів В основу винаходу поставлено задачу створити оптимізуючий процесор шляхом введения нового складу елементів, та нової організації взаємозв'язків між ними, забезпечити ширші функціональні можливості при використанні винаходу, а саме - спроможність будувати розклади для процесів, заданих у виді просторово-часових графів Поставлене завдання вирішується тим, що оптимізуючий процесор, що містить шину вихідний даних, вхід запуску, шину результату, пристрій керування, згідно з винаходом має у своєму складі блок генерації варіантів тотожних графів, формувач псевдорозкладів, аналізатор реалізованості розкладу, вихід готовності даних, елемент АБО, причому вхід запуску з'єднаний з першим входом пристрою керування, виходи якого виходи якого з'єднані з першою групою входів блока генерації варіантів тотожних графів, шина вихідний даних з'єднана з другою групою входів блока генерації варіантів тотожних графів, виходи блока генерації варіантів тотожних графів, з'єднані з входами формувача псевдорозкладів, виходи якого з'єднані з входами аналізатора реалізованості розкладу та о (О 60102 шиною результату, виходи аналізатора реалізованості розкладу з'єднані з вхідною шиною пристрою керування та входами елемента АБО, вихід елемента АБО з'єднаний з другим входом пристрою керування та виходом готовності даних Заявлений оптимізуючий процесор має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості винаходу Технічний результат, як наслідок цих властивостей - розширені функціональні можливості На фіг 1 представлена функціональна схема оптимізуючого процесору, який містить вхід запуску 1, шину вихідний даних 2, пристрій керування З, блок генерації варіантів тотожних графів 4, формувач псевдорозкладів 5, шину результату 6, аналізатор реалізованості розкладу 7, елемент АБО 8, вихід готовності даних 9, причому вхід запуску 1 з'єднаний з першим входом пристрою керування З, виходи якого виходи якого з'єднані з першою групою входів блока генерації варіантів тотожних графів 4, шина вихідний даних 2 з'єднана з другою групою входів блока генерації варіантів тотожних графів 4, виходи блока генерації варіантів тотожних графів 4, з'єднані з входами формувача псевдорозкладів 5, виходи якого з'єднані з входами аналізатора реалізованості розкладу 7 та шиною 1 і 3 1 1 результату 6, виходи аналізатора реалізованості розкладу 7 з'єднаю з вхідною шиною пристрою керування 3 та входами елемента АБО 8, вихід елемента АБО 8 з'єднаний з другим входом пристрою керування 3 та виходом готовності даних 9 Пристрій працює в такий спосіб На шину вихідних даних 2 подаються характеристики просторово-часових графів для яких потрібно побудувати розклад На вхід запуску подається сигнал запуску Блок генерації варіантів тотожних графів 4 згідно з сигналами пристрою керування 3 формує варіант просторово-часових графів, тотожних заданим Формувач псевдорозкладів 5 формує псевдорозклад у вигляді композиції тотожних просторово-часових графів Аналізатор реалізованості розкладу 7 проводить перевірки реалізованості псевдорозкладу та формує множину результатів по кожній Якщо перевірка виконується, то відповідне значення "0", у противному разі " 1 " Таким чином, псевдорозклад є розкладом, якщо усі перевірки виконуються, тобто сигнал на виході елемента АБО 8 (і ВІДПОВІДНО на виході готовності даних 9) "0" і на шині 6 - результат Якщо перевірки не виконуються, то на виході елемента АБО 8 сигнал " 1 " і пристрій керування 3 подає ВІДПОВІДНІ сигнали на блок генерації варіантів тотожних графів і вказаний процес повторюється І2 4 і f 5 «••• •••• 6 7 і 8 9 Фіг. 1 Комп'ютерна верстка Л Ціхановська Підписано до друку 06 10 2003 Тираж39 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, Львівська площа, 8, м Київ, МСП, 04655, Україна ТОВ "Міжнародний науковий комітет", вул Артема, 77, м Київ, 04050, Україна