Пристрій для системи моніторингу спільноканальної сигналізації

Пристрій для системи моніторингу спільноканальної сигналізації, до складу якого входять центральний процесор, який містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів, з'єднаних між собою і з центральним процесором шиною РСІ, який відрізняється тим, що містить приймач точного часу, з'єднувач і модуль узгодження, перший вхід якого підключений до першого виходу приймача точного часу, другий і третій виходи якого підключені до другого і третього входу модуля узгодження, вихід якого через з'єднувач підключений до шини синхронізації часу, що підключена до входів синхронізації часу інтерфейсних модулів, порт RS232 центрального процесора підключений до входу-виходу керування і стану приймача точного часу, причому інтерфейсний модуль містить N блоків інтерфейсу, N блоків прийому-передачі даних, блок синхронізації, блок таймера, блок сигнального процесора, блок моста із шиною PC І, блок інтерфейсу із шиною PC104plus і блок генератора, вихід якого підключений до тактових входів сигнального процесора і блока таймера, зовнішні входи, вхід-вихід і вихід якого підключені до входу шини синхронізації часу, вхід керування підключений до виходу блока синхронізації, перший і другий виходи переривання підключені до другого і третього входів переривання сигнального процесора, перший вхід переривання якого підключений до виходу переривання блока синхронізації, входи і виходи синхронізації якого підключені до шини синхронізації обміну даними, підключеної до виходів і входів синхронізації блоків інтерфейсу, зовнішні входи і виходи яких призначені для підключення до контрольованих ліній зв'язку паралельно (тільки входи) або в розрив (входи і виходи), входи і виходи 1...N блоків інтерфейсу підключені до виходів і входів відповідних 1...N блоків прийому-передачі даних, входи-виходи даних, входи адреси і входи синхронізації запису і читання підключені до шини адреси і даних, що підключена до аналогічних входіввиходів і входів блоків прийому-передачі даних, блоків синхронізації і таймера і до виходів-входів даних, виходів адреси і виходів сигналів синхронізації запису і читання сигнального процесора, порт вводу-виводу якого підключений до входу даних блока синхронізації і до внутрішньої шини вводувиводу даних блока моста, зовнішній вхід-вихід якого через блок інтерфейсу з шиною PC104plus, з якою з'єднаний паралельно, підключений до шини РСІ, перший вихід керування блока моста з'єднаний із входом запису даних блока синхронізації, другий вихід-вхід керування з'єднаний з входомвиходом керування портом вводу-виводу сигнального процесора, входи керування блоків прийомупередачі даних підключені до шини синхронізації, причому блок таймера містить перший, другий і третій лічильники, перший, другий і третій керовані формувачі імпульсу, перший, другий, третій і четвертий компаратори, регістр часу, перший, другий, третій і четвертий тригери, перший і другий формувачі імпульсу, перший, другий і третій буфери з третім станом виходу, перший і другий блоки 2АБО, перший і другий лічильники-подільники, регістри відліку часу і даних часу, послідовнопаралельний регістр, суматор, перший і другий блоки 21, перший і другий блоки 2АБО-НЕ, мультиплексор і вхід шини синхронізації блока таймера, що містить вихід частоти синхронізації таймера, підключений до входу керування блока таймера і до тактових входів другого тригера і першого формувача імпульсу і до першого входу мультиплексора, вхід тактової частоти синхронізації таймера, підключений до тактового входу першого тригера і до другого входу мультиплексора, вхід-вихід сигналу синхронізації секунди, підключений до виходу другого буфера і до першого входу першого блока 2АБО, вхід даних часу, підключений до входу послідовно-паралельного регістра, і вхід частоти синхронізації даних часу, підключений до тактових входів послідовно-паралельного регістра і третього лічильника і до входу інвертора, вхід другого лічильника-подільника підключений до входу тактової частоти блока таймера, вихід з'єднаний з тактовими входами першого і другого 00 00 CM ю о> 5288 лічильників, третього тригера, входом керування першого керованого формувача імпульсу, тактовий вхід якого підключений до входу керування блока таймера і підключений до входу керування першого буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід підключений до виходу регістра часу, тактовий вхід якого підключений до виходу першого керованого формувача імпульсу, вхід даних підключений до виходів першого і другого лічильників і до другої групи входів другого входу другого компаратора, до першої групи входів другого входу якого підключений вихід першого лічильника, з'єднаний з другим входом першого компаратора, перший вхід другого компаратора підключений до коду константи, що дорівнює числу імпульсів на виході другого лічильникаподільника за секунду, вихід підключений до другого входу другого блока 21 і до входу даних третього тригера, вихід якого підключений до тактового входу другого формувача імпульсу, вхід початкової установки блока таймера, що підключений до його входу керування, підключений до входу скидання першого лічильника-подільника і підключений до другого входу першого блока 2АБО, вихід якого підключений до першого виходу переривання блока таймера і з'єднаний із входами скидання третього тригера, регістра відліку часу, першого лічильника і другого лічильника, вхід переносу якого з'єднаний з виходом переносу першого лічильника, вхід даних регістра відліку часу з'єднаний із входом даних першого лічильника, з першим входом першого компаратора і з виходом суматора, перший вхід якого з'єднаний з виходом регістра відліку часу, тактовий вхід якого з'єднаний з виходом переносу першого лічильникаподільника, із входом керування другого керованого формувача імпульсу і з входом дозволу запису першого лічильника, вхід переносу якого з'єднаний з виходом першого блока 2АБО-НЕ, вихід першого компаратора підключений до першого входу першого блока 21, другий вхід якого з'єднаний із входом даних першого тригера, входом переносу першого лічильника-подільника і підключений до входу керування блока таймера, що задає синхронний режим роботи блока таймера, вихід першого блока 21 підключений до першого входу першого блока 2АБО-НЕ, другий вхід якого підключений до виходу другого блока 21, перший вхід якого під ключений до виходу другого блока 2АБО, вихід другого формувача імпульсу підключений до входу другого буфера з третім станом виходу, вхід керування якого підключений до виходу другого блока 2АБО-НЕ, перший вхід якого підключений до виходу другого тригера, першого входу другого блока 2АБО і до входу керування мультиплексора, вихід якого з'єднаний з тактовим входом першого лічильника-подільника, вхід початкової установки якого з'єднаний з виходом другого керованого формувача імпульсів, тактовий вхід якого з'єднаний з виходом другого лічильника-подільника, вихід першого формувача імпульсів з'єднаний із входом скидання першого тригера, вихід якого з'єднаний із входом даних другого тригера, другі входи другого блока 2АБО-НЕ і другого блока 2АБО з'єднані і підключені до входу керування блока таймера, що задає режим зовнішніх даних часу, до другого входу суматора підключений код константи, що дорівнює частці від поділу періоду перерахування першого лічильника-подільника на період імпульсів на виході другого лічильника-подільника, розрядність першого лічильника мінімально перевищує розрядність коду даної константи, сумарна розрядність першого і другого лічильників мінімально перевищує число тактових імпульсів з виходу другого лічильника-подільника за секунду, вихід послідовно-паралельного регістра з'єднаний із входом регістра даних часу і другим входом третього компаратора, перший вхід якого підключений до коду стартової послідовності, вихід з'єднаний із входом даних четвертого тригера, тактовий вхід якого з'єднаний з тактовим входом третього керованого формувача імпульсу і підключений до виходу інвертора, вихід регістра даних часу підключений до входу третього буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід керування підключений до входу керування блока таймера, другий вихід переривання якого підключений до виходу третього керованого формувача імпульсу і з'єднаний з тактовим входом регістра даних часу і входом скидання четвертого тригера, інверсний вихід якого з'єднаний із входом скидання третього лічильника, вихід якого з'єднаний з першим входом четвертого компаратора, другий вхід якого підключений до коду числа бітів даних часу, вихід підключений до керуючого входу третього керованого формувача імпульсів. Корисна модель відноситься до цифрових систем зв'язку і може бути використана для моніторингу з'єднань і аварійних ситуацій, пасивного й активного тестування протоколів взаємодії в телекомунікаційних системах, що використовують спільноканальну сигналізацію (СКС - SS7, DSS1, V5 і інші аналогічні). Пристрій призначений для роботи в складі одного локального вузла зв'язку комунікаційної системи і може бути об'єднаний з іншими такими ж пристроями для моніторингу глобальної - територіально розподіленої, мережі вузлів зв'язку. Взаємодія телекомунікаційних систем основана на обміні ініціюючими сигнальними пакетами, що містять запит на послугу, і сигнальними пакетами підтвердження, що містять підтвердження прийому запиту і позитивну або негативну відповідь на послугу. Визначення часу взаємодії сигнальних повідомлень і ідентифікація з'єднань системою моніторингу затрудняється тим, що, як в 5288 локальних, так і в глобальних телекомунікаційних мережах, ініціюючі пакети і пакети підтвердження можуть передаватись по віртуальним маршрутам, що виконують різні фізичні апаратні засоби. Оскільки моніторинг і тестування може здійснюватися не тільки на кінцевих пунктах повідомлень (в пунктах створення з'єднань), але й на транзитних пунктах мережі, то, щоб уникнути ситуації, коли час реєстрації пакета підтвердження менше часу ініціюючого пакета, таймери пристроїв системи моніторингу на всіх сигналізаційних пунктах мережі повинні бути синхронізовані. Таймери можуть бути синхронізовані на рівні устаткування, що приймає сигналізаційні пакети, або на рівні серверів, що архівують і групують пакети по їх взаємозв'язку. З урахуванням росту пропускної здатності комунікаційних систем і росту швидкості передачі даних погрішність синхронізації не повинна перевищувати 1 мс, тому що, наприклад, час взаємодії пакетів сигналізації SS7 на устаткуванні мобільних операторів може бути порядку 5 мс. Для синхронізації часу використовують приймачі ГЛОНАСС/GPS (наприклад, Україна, м. Сміла, СН-3841), що формують значення часу з точністю до секунди і сигнал синхронізації секунди 1PPS. Значення часу і сигнал 1PPS приймач передає за допомогою одного із стандартних інтерфейсів, звичайно RS232. Точність визначення часу пристроєм, що використовує приймач ГЛОНАСС/GPS, залежить від часу реакції на сигнал 1PPS. Найбільше значення цього часу визначає похибку у вимірі часу даним пристроєм. Якщо сервер працює під керуванням операційної системи типу Windows NT/2000/XP або Unix, то час реакції на сигнал 1PPS через переривання програми його процесора, ініційоване портом RS232, може складати від кількох мікросекунд до десятків мілісекунд в залежності від задач, що виконує сервер, і їх пріоритету. Тому визначення часу прийому пакетів на рівні сервера має велику похибку і є неприйнятним для системи моніторингу. Відомий пристрій для моніторингу СКС GeoProbe (США, Inet Technologies, Inc. 001spectra_01.0403.pdf), до складу якого входять центральний процесор (ЦП) із типовим набором портів і засобів збереження й обміну даних, що виконує функцію сервера даних, і від одного до шістнадцяти інтерфейсних модулів (ЇМ), призначених для підключення до ліній зв'язку і центрального процесора за допомогою уніфікованих інтерфейсів: інтерфейсу з носіями телекомунікаційної сигналізації первинними цифровими потоками (ПЦП) із структурою Е1 (ТІ або J1) - див. рек. ITU G.703; інтерфейсу із шиною типу РСІ - див. РСІ Specification 2.1. За допомогою об'єднавчої панелі й шини РСІ інтерфейсні модулі підключають до центрального процесора. В залежності від числа потоків E1/T1/J1 і їхнього територіального розташування конфігурують систему моніторингу з деякого числа пристроїв. Пристрої для моніторингу підключають до локальних комунікаційних систем (наприклад, цифрові автоматичні телефонні станції) і об'єднують в мережу за допомогою портів Ethernet, що входять до складу ЦП. Відома система Spider (Росія, ЛОНИИС), що складається з пристроїв для моніторингу телеко мунікаційної сигналізації Spider-RU і пристроїв для збору даних і управління Spider-C, Spider-T (Б.С. Гольдштейн. Сетевой мониторинг: проблемы и решения. Вестник связи, №4, 2002). Кожен пристрій Spider-RU містить до восьми інтерфейсних модулів, що містять інтерфейси з ПЦП і ЦП із типовим набором портів і засобів збереження й обміну даних. Пристрої для моніторингу системи Spider об'єднують за допомогою портів Е1 і Ethernet. До спільних недоліків даних пристроїв для моніторингу СКС можна віднести низьку точність визначення часу за рахунок того, що синхронізувати час у пристроях можна на рівні керуючого комп'ютера або сервера. Найбільш близьким до пристрою, що заявляється, є пристрій для моніторингу спільноканальної сигналізації ANSTY 4000 Monitoring Probe (США, Telesoft-technologies, ITU Telecom World 2003 Exhibition Catalogue, Ansty_4000Mon_DS.pdf), до складу якого входять центральний процесор, який містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів МРАС2400 (IPAC_2400.pdf), з'єднаних між собою і центральним процесором шиною РСІ, причому, інтерфейсний модуль містить сигнальний і системний процесори, вісім входів і виходів, вісім блоків інтерфейсу з ПЦП, комутаційну матрицю і блок мосту з шиною РСІ (конструктивно виконаної як Compact PCI), що призначений для взаємодії системного процесора з центральним процесором, вісім входів і виходів, призначені для підключення до ПЦП, вони підключені до зовнішніх входів і виходів восьми блоків інтерфейсу з ПЦП, що виконують функції лінійного інтерфейсу з ПЦП і фреймерів прийомного і передавального напрямків виділяють з даних частоту синхронізації і сигнали фреймової синхронізації (нульовий біт у фреймі послідовності 256 біт (Е1) або 192 біт (ТІ, Л ) ) , входи і виходи яких підключені до першої групи виходів і входів комутаційної матриці, що виконує функції комутації канальних інтервалів ПЦП до другої групи входів і виходів, підключеної до сигнального процесора (СП), і до третьої групи входів і виходів, підключеної до системного процесора (СИСП), четверта група входів і виходів комутаційної матриці підключена до інтерфейсу розширення в стандарті Н.100/110. Системний процесор містить порт Ethernet і блок постійної пам'яті, що дозволяє використовувати даний ЇМ як у складі пристрою з декількох ЇМ під керуванням центрального процесора, так і автономно, керуючи ЇМ за допомогою порту Ethernet. Блок постійної пам'яті в автономному режимі використовують для початкового завантаження системного і сигнального процесорів. Сигнальний процесор виконує функції прийому і передачі сигнальних пакетів, системний процесор виконує функції обробки сигнальних пакетів по протоколам високого рівня (для SS7 МТРЗ, ISUP, ТСАР, SCCP і ін., див. рек. ITU Q.704 - Q.780, МАР рек. GSM 09.02). Недоліками пристрою-прототипу є низька точність визначення часу за рахунок того, що синхронізувати час у пристроях можна на рівні керуючого комп'ютера або сервера, можлива втрата даних 5288 коли частота синхронізації комутаційної матриці має девіацію (jitter) по відношенню до частоти синхронізації вхідних ПЦП, використання в кожному ЇМ системного процесора призводить до ускладнення пристрою і зайвих затрат тому, що обробку протоколів високого рівня може виконувати ЦП, значно переважаючий по продуктивності СИСП, наприклад, в пристрої-прототипі тактова частота СИСП 66 МГц, тоді як тактова частота ЦП може бути 3000 МГц і вище, тому СИСП потрібні тільки у випадку, коли ЇМ працює автономно. В основу корисної моделі поставлена задача створення пристрою для системи моніторингу спільноканальної сигналізації, в якій за рахунок введення нових елементів, нового виконання інтерфейсних модулів та зв'язків між елементами досягається можливість підвищити точність визначення часу сигнальних пакетів у комунікаційній системі незалежно від її територіального розподілу, поліпшити прийом і передачу даних з врахуванням плезисинхронності комунікаційної мережі, забезпечити роботу інтерфейсних модулів як у складі пристрою під керуванням ЦП, так і автономно під керуванням СИСП, що може бути підключений до ЇМ за допомогою уніфікованого інтерфейсу. Поставлена задача вирішується тим, що пристрій для системи моніторингу спільноканальної сигналізації, до складу якого входять центральний процесор, що містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів, з'єднаних між собою і з центральним процесором шиною РСІ, приймач точного часу, з'єднувач і модуль узгодження, перший вхід якого підключений до першого виходу приймача точного часу, другий і третій виходи якого підключені до другого і третього входу модуля узгодження, вихід якого через з'єднувач підключений до шини синхронізації часу, що підключена до входів синхронізації часу інтерфейсних модулів, порт RS232 центрального процесора підключений до входу-виходу керування і стану приймача точного часу. Причому, інтерфейсний модуль містить N блоків інтерфейсу, N блоків прийому-передачі даних, блок синхронізації, блок таймера, блок сигнального процесора, блок моста із шиною РСІ, блок інтерфейсу із шиною PC104plus і блок генератора, вихід якого підключений до тактових входів сигнального процесора і блока таймера, зовнішні входи, вхід-вихід і вихід якого підключені до входу шини синхронізації часу, вхід керування підключений до виходу блока синхронізації, першийі другий виходи переривання підключені до другого і третього входів переривання сигнального процесора, перший вхід переривання якого підключений до виходу переривання блока синхронізації, входи і виходи синхронізації якого підключені до шини синхронізації обміну даними, підключеної до виходів і входів синхронізації блоків інтерфейсу, зовнішні входи і виходи яких призначені для підключення до контрольованих ліній зв'язку паралельно (тільки входи) або в розрив (входи і виходи), входи і виходи 1...N блоків інтерфейсу підключені до виходів і входів відповідних 1...N блоків прийомупередачі даних, входи-виходи даних, входи адреси 8 і входи синхронізації запису і читання підключені до шини адреси і даних, що підключена до аналогічних входів-виходів і входів блоків прийомупередачі даних, блоків синхронізації і таймера і до виходів-входів даних, виходів адреси і виходів сигналів синхронізації запису і читання сигнального процесора, порт вводу-виводу якого підключений до входу даних блока синхронізації і до внутрішньої шини вводу-виводу даних блока моста, зовнішній вхід-вихід якого через блок інтерфейсу з шиною PC104plus, з якою з'єднаний паралельно, підключений до шини РСІ, перший вихід керування блока моста з'єднаний із входом запису даних блока синхронізації, другий вихід-вхід керування з'єднаний з входом-виходом керування портом вводу-виводу сигнального процесора, входи керування блоків прийому-передачі даних підключені до шини синхронізації. Причому, блок таймера містить перший, другий і третій лічильники, перший, другий і третій керовані формувачі імпульсу, перший, другий, третій і четвертий компаратори, регістр часу, перший, другий, третій і четвертий тригери, перший і другий формувачі імпульсу, перший, другий і третій буфери з третім станом виходу, перший і другий блоки 2АБО, перший і другий лічильникипоподільники, регістри відліку часу і даних часу, послідовно-паралельний регістр, суматор, перший і другий блоки 21, перший і другий блоки 2АБО-НЕ, мультиплексор і вхід шини синхронізації блока таймера, що містить вихід частоти синхронізації таймера, підключений до входу керування блока таймера і до тактових входів другого тригера і першого формувача імпульсу і до першого входу мультиплексора, вхід тактової частоти синхронізації таймера, підключений до тактового входу першого тригера і до другого входу мультиплексора, вхід-вихід сигналу синхронізації секунди, підключений до виходу другого буфера і до першого входу першого блока 2АБО, вхід даних часу, підключений до входу послідовно-паралельного регістра, і вхід частоти синхронізації даних часу, підключений до тактових входів послідовно-паралельного регістра і третього лічильника і до входу інвертора, вхід другого лічильника-подільника підключений до входу тактової частоти блока таймера, вихід з'єднаний з тактовими входами першого і другого лічильників, третього тригера, входом керування першого керованого формувача імпульсу, тактовий вхід якого підключений до входу керування блока таймера і підключений до входу керування першого буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід підключений до виходу регістра часу, тактовий вхід якого підключений до виходу першого керованого формувача імпульсу, вхід даних підключений до виходів першого і другого лічильників і до другої групи входів другого входу другого компаратора, до першої групи входів другого входу якого підключений вихід першого лічильника, з'єднаний з другим входом першого компаратора, перший вхід другого компаратора підключений до коду константи, рівної числу імпульсів на виході другого лічильника-подільника за секунду, вихід підключений до другого входу дру 5288 гого блока 21 і до входу даних третього тригера, вихід якого підключений до тактового входу другого формувача імпульсу, вхід початкової установки блока таймера, що підключений до його входу керування, підключений до входу скидання першого лічильника-подільника і підключений до другого входу першого блока 2АБО, вихід якого підключений до першого виходу переривання блока таймера і з'єднаний із входами скидання третього тригера, регістра відліку часу, першого лічильника і другого лічильника, вхід переносу якого з'єднаний з виходом переносу першого лічильника, вхід даних регістра відліку часу з'єднаний із входом даних першого лічильника, з першим входом першого компаратора і з виходом суматора, перший вхід якого з'єднаний з виходом регістра відліку часу, тактовий вхід якого з'єднаний з виходом переносу першого лічильника-подільника, із входом керування другого керованого формувача імпульсу і з входом дозволу запису першого лічильника, вхід переносу якого з'єднаний з виходом першого блока 2АБО-НЕ, вихід першого компаратора підключений до першого входу першого блока 21, другий вхід якого з'єднаний із входом даних першого тригера, входом переносу першого лічильникаподільника і підключений до входу керування блока таймера, що задає синхронний режим роботи блока таймера, вихід першого блока 21 підключений до першого входу першого блока 2АБО-НЕ, другий вхід якого підключений до виходу другого блока 21, перший вхід якого підключений до виходу другого блока 2АБО, вихід другого формувача імпульсу підключений до входу другого буфера з третім станом виходу, вхід керування якого підключений до виходу другого блока 2АБО-НЕ, перший вхід якого підключений до виходу другого тригера, першого входу другого блока 2АБО і до входу керування мультиплексора, вихід якого з'єднаний з тактовим входом першого лічильникаподільника, вхід початкової установки якого з'єднаний з виходом другого керованого формувача імпульсів, тактовий вхід якого з'єднаний з виходом другого лічильника-подільника, вихід першого формувача імпульсів з'єднаний із входом скидання першого тригера, вихід якого з'єднаний із входом даних другого тригера, другі входи другого блока 2АБО-НЕ і другого блока 2АБО з'єднані і підключені до входу керування блока таймера, що задає режим зовнішніх даних часу, до другого входу суматора підключений код константи, що дорівнює частці від поділу періоду перерахування першого лічильника-подільника на період імпульсів на виході другого лічильника-подільника, розрядність першого лічильника мінімально перевищує розрядність коду даної константи, сумарна розрядність першого і другого лічильників мінімально перевищує число тактових імпульсів з виходу другого лічильника-подільника за секунду, вихід послідовно-паралельного регістра з'єднаний із входом регістра даних часу і другим входом третього компаратора, перший вхід якого підключений до коду стартової послідовності, вихід з'єднаний із входом даних четвертого тригера, тактовий вхід якого з'єднаний з тактовим входом третього керованого формувача імпульсу і підключений до виходу інвертора, вихід регістра даних часу підключений до 10 входу третього буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід керування підключений до входу керування блока таймера, другий вихід переривання якого підключений до виходу третього керованого формувача імпульсу і з'єднаний з тактовим входом регістра даних часу і входом скидання четвертого тригера, інверсний вихід якого з'єднаний із входом скидання третього лічильника, вихід якого з'єднаний з першим входом четвертого компаратора, другий вхід якого підключений до коду числа біт даних часу, вихід підключений до керуючого входу третього керованого формувача імпульсів. На Фіг.1 зображена блок-схема пристрою, на Фіг.2 зображена блок-схема інтерфейсного модуля, на Фіг.З зображена блок-схема блока таймера. Пристрій для системи моніторингу спільноканальної сигналізації (Фіг.1) містить центральний процесор 1, що має порти Ethernet 2, RS232 З, керування і відображення 4, інтерфейсні модулі 5 числом від 1 до 16, підключених до об'єднавчої шини РСІ 6, модуль узгодження 7, перший вхід якого 8 являє собою уніфікований інтерфейс (наприклад, RS232), призначений для підключення до першого виходу приймача ГЛОНАСС/GPS (далі приймача) 9, що призначений для передачі даних часу, другий вхід 10 призначений для підключення до другого виходу приймача 9, що призначений для передачі сигналу синхронізації секунди (1PPS), третій вхід 11 підключений до третього виходу приймача 9, що призначений для передачі опорної частоти, вихід 12 модуля узгодження через з'єднувач 13 підключений до шини синхронізації часу 14, що підключена до входів синхронізації часу інтерфейсних модулів 5 даного пристрою, порт RS232 3 центрального процесора 1 підключений до входу-виходу керування і стану приймача 9. Інтерфейсний модуль 5 (Фіг.2) містить N (N=4, 8, 1 6 - у залежності від розміру) блоків інтерфейсу 15 з ПЦП, N блоків прийому-передачі даних (ППД) 16, блок синхронізації (БС) 17, сигнальний процесор (СП) 18, блок таймера 19, генератор тактової частоти 20, блок моста 21, зовнішній вхід-вихід якого призначений для підключення до шини РСІ, що проходить через блок 22, що містить з'єднувач уніфікованого інтерфейсу PC104plus і схему узгодження сигналів шин РСІ і PC104plus, з'єднаних паралельно, зовнішні входи 23 блоків інтерфейсу 15 призначені для підключення до ПЦП контрольованої комунікаційного системи, зовнішні виходи 24 призначені для підключення до ПЦП у режимі активного моніторингу, коли пристрій підключають у розрив контрольованої ланки, виходи 25 і входи 26 блоків інтерфейсу 15, що містять відповідно виходи і входи сигналів даних, частоти синхронізації даних і синхронізації фрейму, підключені відповідно до входів і виходів блоків ППД 16, входивиходи даних, входи адреси і входи сигналів синхронізації запису і читання даних яких підключені до шини адреси і даних (ШАД) 27, входи і виходи синхронізації обміну даними підключені до шини синхронізації (ШС) 28, що підключена до виходів і входів синхронізації обміну даними БС 17 і до вхо 11 5288 12 дів і виходів синхронізації обміну даними блоків ти К1, рівної частці від поділу періоду рахунку інтерфейсу 15, до входів-виходів даних, входів першого лічильника-подільника 55 на період такадреси і входів сигналів синхронізації запису і читових імпульсів на виході 73 другого лічильникатання даних яких підключена ШАД 27, що підклюподільника 60, вхід переносу 76 першого лічильничена до аналогічних входів і входів-виходів блоків ка 39 з'єднаний з виходом першого блока 2АБОсинхронізації 17 і таймера 19 і підключена до виНЕ 51, вихід 77 з'єднаний із другим входом першоходів-входів даних, виходів адреси і виходів синго компаратора 41, першими групами входів другохронізації запису і читання даних СП 18, перший го входу другого компаратора 42 і входу регістра вхід переривання 29 якого підключений до виходу часу 44, друга група входів яких підключена до переривань блока синхронізації 17, другий і третій виходу 78 другого лічильника 40, вхід переносу 79 входи переривань підключені до першого і другого якого з'єднаний з виходом переносу першого лічивиходів переривань відповідно по сигналу синхрольника 39, тактовий вхід першого керованого фонізації секунди (1PPS) ЗО і за даними часу 31 блормувача імпульсу 43 і вхід керування 94 першого ка таймера 19, зовнішні входи, вхід-вихід і вихід буфера 54 підключені до входу керування 32 блоякого підключені до входу синхронізації часу 14, ка таймера 19 і призначений для сигналу вибірки вхід керування 32 підключений до виходу блока регістра часу, перший вхід 80 другого компаратора синхронізації 17, вхід тактової частоти з'єднаний із 42 підключений до коду константи К2, що дорівнює входом тактової частоти СП 18 і підключений до числу тактових імпульсів на виході 73 другого лівиходу 33 генератора 20, внутрішня шина вводучильника-подільника 60 за секунду, вихід першого виводу даних 34 блока моста 21 підключена до керованого формувача імпульсу 43 підключений порту вводу-виводу СП 18 і входу даних блока до тактового входу 81 регістра часу 44, вхід даних синхронізації 17, до входу керування запису якого першого тригера 45, з'єднаний із другим входом підключений перший вихід керування 35 блока першого блока 21 49 і входом переносу першого моста 21, другий вхід-вихід 36 керування обміну лічильника-подільника 55, підключений до входу даними якого підключений до виходу-входу керусигналу синхронного режиму 82 таймера, що підвання порту вводу-виводу СП 18. ключений до входу керування 32 блока таймера 19, тактовий вхід першого тригера 45 з'єднаний із Блок таймера 19 містить (Фіг.З) регістр відліку другим входом мультиплексора 48 і підключений часу 37, суматор 38, перший 39 і другий 40 лічильдо входу 83 зовнішньої частоти синхронізації тайники, перший 41 і другий 42 компаратори, перший мера, що підключений до входу синхронізації часу керований формувач імпульсу 43, регістр часу 44, 14, вхід скидання 84 першого тригера 45 підклюперший 45 і другий 46 тригери, перший формувач чений до виходу першого формувача імпульсу 47, імпульсу 47, мультиплексор 2x1 48, перший 49 і вихід 85 першого компаратора 41 з'єднаний з педругий 50 блоки 21, перший блок 2АБО-НЕ 51, ршим входом першого блока 2149, вихід якого третій тригер 52, другий формувач імпульсу 53, з'єднаний з першим входом 86 першого блока перший буфер 54 із третім станом виходу, перший 2АБО-НЕ 51, другий вхід якого 87 з'єднаний з вилічильник-подільник частоти 55, другий керований ходом блока 21 50, перший вхід 88 якого з'єднаний формувач імпульсу 56, другий буфер 57 із третім з виходом другого блока 2АБО 61, другий вхід станом виходу, перший блок 2АБО 58, другий блок з'єднаний з виходом 89 другого компаратора 42 і з 2АБО-НЕ 59, другий лічильник-подільник частоти входом даних третього тригера 52, вихід якого 90 60, другий блок 2АБО 61, послідовно-паралельний з'єднаний з тактовим входом другого формувача регістр 62, третій лічильник 63, інвертор 64, третій імпульсу 53, вихід якого 91 з'єднаний із входом компаратор 65, регістр даних часу 66, четвертий другого буфера 57, вихід якого 92 з'єднаний із компаратор 67, четвертий тригер 68, третій буфер входом-виходом секундної синхронізації, підклю69 із третім станом виходу, третій керований форчений до входу синхронізації часу 14 і до першого мувач імпульсу 70, вхід даних 71 першого лічильвходу першого блока 2АБО 58, другий вхід якого ника 39 з'єднаний з виходом суматора 38, першим з'єднаний із входом скиду першого лічильникавходом першого компаратора 41 і з входом даних подільника 55 і з сигналом початкової установки регістра відліку часу 37, вхід синхронізації запису 101, що підключений до входу керування 32 блока 72 якого з'єднаний із входом запису даних першого таймера 19, вихід регістра часу 44 підключений до лічильника 39 і підключений до виходу переносу входу 93 першого буфера 54, вихід якого підклюпершого лічильника-подільника 55 і входу керучений до входу-виходу даних 95 ШАД 27, вихід вання другого керованого формувача імпульсу 56, першого тригера 45 підключений до входу даних вхід синхронізації якого з'єднаний з тактовими 96 другого тригера 46, тактовий вхід якого з'єднавходами першого і другого лічильників 39,40, трений з тактовим входом першого формувача імпутього тригера 52, входом керування першого керольсу 47, з першим входом мультиплексора 48 і ваного формувача імпульсу 43 і з виходом 73 пепідключений до лінії сигналу власної частоти синреносу другого лічильника-подільника 60, тактовий хронізації таймера 97, що підключений до входу вхід якого підключений до тактового входу 33 блокерування 32 блока таймера 19 і підключений до ка таймера 19, вхід скидання регістра відліку часу виходу частоти синхронізації таймера шини син37 з'єднаний із входами скидання першого і другохронізації часу 14, вихід 98 другого тригера 46 підго лічильників 39, 40, третього тригера 52, підклюключений до перших входів другого блока 2АБОчений до виходу першого блока 2АБО 58 і до перНЕ 59, другого блока 2АБО 61 і до керуючого вхошого виходу ЗО переривання по сигналу 1PPS ду мультиплексора 48, вихід 99 якого з'єднаний з блока таймера 19, вихід регістра відліку часу 37 тактовим входом першого лічильника-подільника підключений до першого входу 74 суматора 38, 55, вхід початкової установки 100 якого з'єднаний з другий вхід якого 75 підключений до коду констан 5288 14 13 робити переривання по сигналу 1PPS із затримвиходом другого керованого формувача імпульсу кою не більше 0,5 мкс, що дає можливість визна56, другі входи других блоків 2АБО-НЕ 59 і 2АБО чати час із розподільчою здатністю 1 мкс. Опорна 61 з'єднані і підключені до входу керування режичастота на третьому виході 11 приймача може мом зовнішніх даних часу 102, що підключений до бути використана для синхронізації таймерів інвходу керування 32 блока таймера 19, вихід 103 терфейсних модулів 5 на інтервалах часу, кратних другого блока 2АБО-НЕ 59 підключений до керуючислу мікросекунд, які можна одержати поділом чого входу другого буфера 57, послідовний вхід частоти 2048 кГц, мінімальний такий час дорівнює послідовно-паралельного регістра 62 підключений 125 мкс. Отже, погрішність визначення часу різнидо сигналу даних часу 104, підключеного до шини ми ЇМ 5 буде дорівнює сумі відхилення часу кожносинхронізації часу 14, до якої підключений сигнал го з ЇМ 5 за час 125 мкс і різниці фаз між фронтами частоти синхронізації 105 даних часу, підключений тактових частот таймерів. Якщо таймер ЇМ викодо входу інвертора 64 і до тактових входів третьонаний на основі кварцового резонатора з парамего лічильника 63 і послідовно-паралельного регістром стабільності ЗО РРМ, то за час 125 мкс його тра 62, паралельний вихід 106 якого підключений відхилення від номіналу складе 3,75 не, що несутдо входу даних регістра даних часу 66 і до другого тєво в порівнянні з різницею фаз, що залежить від входу третього компаратора 65, перший вхід 107 розподільчої здатності таймера і для даного випаякого підключений до коду стартової послідовносдку становить 1 мкс. Опорна частота може бути ті, вихід 108 підключений до входу даних четверпідключена через з'єднувач 13 до входів частоти того тригера 68, тактовий вхід якого 109 підключесинхронізації таймерів модулів 5 по шині синхроніний до виходу інвертора 64 і з'єднаний з тактовим зації часу 14. Коли приймач часу 9 відсутній, то по входом третього керованого формувача імпульсу шині 14 можна синхронізувати таймери інтерфей70, вихід якого підключений до другого виходу песних модулів 5 за допомогою одного з них. Вихід реривання 31 за даними часу блока таймера 19 і частоти синхронізації таймера і вихід 1PPS одного підключений до входу скидання четвертого тригез ЇМ підключають по шині 14 до входів частоти ра 68 і входу синхронізації запису регістра даних синхронізації таймера і входів 1PPS всіх інших ЇМ часу 66, вихід якого 110 з'єднаний із входом тре5 у пристрої. Причому, якщо на вході частоти синтього буфера 69, вихід якого підключений до вхохронізації таймера ЇМ 5 сигнал присутній, то його ду-виходу даних 95 ШАД 27, керуючий вхід підвхід-вихід 1PPS є входом, якщо сигнал відсутній, ключений до сигналу вибірки регістра даних часу то він є виходом. В якості частоти синхронізації 111, що підключений до входу керування 32 блока таймера використовується частота синхронізації таймера 19, вихід 112 четвертого тригера 68 підданих, виділена з одного із ПЦП, також рівна 2048 ключений до входу скидання третього лічильника кГц. 63, вихід якого 113 підключений до першого входу четвертого компаратора 67, другий вхід 114 якого Модуль узгодження 7 призначений для перепідключений до коду числа біт даних часу, вихід творення логічних рівнів сигналів на виходах при115 підключений до керуючого входу третього кеймача 8, 10, 11 у логічні рівні шини 14. З'єднувач рованого формувача імпульсу 70. 13 призначений для зручності використання пристрою поза системою моніторингу як прилад для Пристрій працює наступним чином. За допоаналізу протоколів СКС без використання приймамогою об'єднавчої панелі з уніфікованим інтерча точного часу. фейсом PCI (Compact PCI) з'єднуються ЦП 1 Пристрій може бути використаний для пасив(Фіг. 1) і від одного до шістнадцяти ЇМ 5. Після ного й активного моніторингу. Функцію прийому, установки операційної системи і необхідного пропередачі й обробки даних виконують ЇМ 5 (Фіг.2). грамного забезпечення пристрій може виконувати Обробка даних полягає в тому, що в прийнятих функції термінала системи моніторингу з локальданих необхідно виділити канальні інтервали, що ним або віддаленим керуванням, у другому випадмістять сигнальну інформацію, і з урахуванням ку використовують порт Ethernet 2. Приймач точвідомої структури даних виділити сигнальні пакети, ного часу системи ГЛОНАСС/GPS 9 призначений визначити час їхнього прийому і передати ЦП 1. для синхронізації часу в системі моніторингу. За Перераховані функції виконують апаратні засоби допомогою порту RS232 З ЦП 1 настроює приймач блоків інтерфейсу 15, ППД 16 і сигнальний процеі контролює його стан. Щосекунди приймач 9 по сор 18. Для цього перед початком роботи центраінтерфейсу RS232 на першому виході 8 передає льний процесор 1 за допомогою блока мосту 21 значення часу (число секунд), що наступить по загружає в пам'ять сигнального процесора 18 пронаступному фронту сигналу 1PPS на другому виграму через його порт вводу-виводу 36 і дає дозвіл ході 10, додатково приймач генерує сигнал опорна роботу. Сигнальний процесор настроює блоки ної частоти 2048 кГц на третьому виході 11, що інтерфейсу 15 і блок таймеру 19 і виконує обробку використовують для синхронізації територіально даних, що надходять від блоків інтерфейсу 15 і розподіленого комунікаційного устаткування. Пефіксуються в пам'яті блоків ППД 16. В режимі парераховані сигнали через модуль узгодження 7 і сивного моніторингу до прийомних і передавальз'єднувач 13 підключені до шини синхронізації часу них ліній ланки сигналізації паралельно підключа14, підключеної до входів синхронізації часу ЇМ 5. ють входи 23 блоків інтерфейсу 15. Для Шина синхронізації часу 14 містить (по відношеннормальної роботи ліній зв'язку вхідний опір входів ню до ЇМ 5) вихід і вхід сигналів частоти синхроні23 повинен бути не менше 1200 Ом. В режимі акзації таймера, вхід-вихід сигналу 1 PPS, вхід сигтивного моніторингу пристрій включають у розрив налу послідовних даних часу і вхід сигналу частоти ланки, забезпечуючи безперервність ліній зв'язку синхронізації даних часу. Інтерфейсі модулі 5, передачею даних із входів 23 на виходи 24, підпрацюючи як система реального часу, можуть об 5288 16 15 кети даних, або зафіксував зміну стану вхідних ключених до двох сторін розриву. У цьому режимі ліній 23 і таким чином інформує ЦП 1, щоб вхідний опір повинен бути узгоджений з хвильовим центральний процесор вичитав дані з його пам'яті. опором лінії зв'язку (75/100/120 Ом). Конфігурацію Для синхронізації обробки часу блок таймера 19 входів блоків інтерфейсу 15 в залежності від рещосекунди генерує сигнал переривання на пержиму задає ЦП 1, записуючи через блок мосту 21 шому виході переривання ЗО (1PPS) і сигнал пев блок синхронізації 17 відповідний код, що по ШС реривання по завершенню прийому даних часу із 28 транслюється блокам інтерфейсу 15. Функції шини 14 на другому виході переривання 31. Такблоків інтерфейсу 15 полягають у тому, щоб із тову частоту 33 для роботи СП 18 і таймера 19 вхідних ПЦП виділити тактову частоту, визначити формує блок генератора 20. початок кожного фрейму і перетворити аналогові вхідні сигнали в цифрові послідовності біт і переДля забезпечення автономної роботи блок 22 дати її на виходи 25 для наступного перетворення ЇМ 5 містить з'єднувач уніфікованого інтерфейсу блоками ППД 16 у паралельну форму побайтно з PC104plus і схему узгодження сигналів шин РСІ і записом прийнятих даних у пам'ять, що у наступPC104plus. Контакти з'єднувача шини PC104plus ному фреймі будуть доступні для читання і подапідключені паралельно до контактів з'єднувача льшої обробки сигнальним процесором 18, аналошини РСІ 6. Конструктивно підключення виконане гічно блоки інтерфейсу 15 перетворюють цифрові таким чином, що лінії, які з'єднують контакти шини дані, що надходять на їх входи 26, у структуровані РСІ 6 і контакти блока моста 21, проходять через послідовності і передають їх у виді аналогових контакти з'єднувача шини PC104plus, чим досягасигналів на зовнішні виходи 24, цифрові послідовється мінімальна довжина з'єднань, не перевищуності формують блоки ППД 16 шляхом вичитуванюча обмеження, накладені вимогами специфікації ня даних, у попередньому фреймі записаних у їх на шину РСІ. Коли необхідна автономна робота ЇМ пам'ять сигнальним процесором 18. Сигнальні 5, то до шини PC104plus підключають процесор, пакети СКС передають по одному або декільком виконаний у форматі PC 104 (розміром канальним інтервалам розміром один байт. Тому ~100x100x20 мм), що виконує функції системного дані для обробки блок ППД 16 формує таким чиабо центрального процесора. ном, що вони знаходяться в його пам'яті по постійБлок таймера 19 (Фіг.З) працює в трьох режиному адресу і СП 18 обновлює їх у кожному фреймах. Режим часу задає центральний процесор 1, мі. Для доступу до пристроїв блоків інтерфейсу 15 записуючи код режиму в блок синхронізації 17. і до пам'яті прийнятих даних і даних для передачі Блок синхронізації 17 передає код на вхід керублоків ППД 16 сигнальний процесор 18 з'єднаний з вання 32 блока таймера 19. даними блоками шиною адреси і даних ШАД 27, У режимі автономної роботи, коли сигнали кещо також підключена до БС 17 і до блока таймера рування на вході 82 синхронного режиму і на вході 19. БС 17 виконує функцію дешифрації пристрою, 102 зовнішніх даних часу пасивні, з виходу 73 друз яким взаємодіє СП 18, сигнали вибору він перегого лічильника-подільника 60 імпульси тривалістю дає по ШС 28 блокам інтерфейсу 15 і блокам ППД половину періоду тактової частоти 33 і з періодом 16, блока таймера 19 на його вхід керування 32. 1 мкс. надходять на тактові входи першого і другоБС 17 формує сигнал переривання на першому го лічильників 39 і 40 і третього тригера 52. Лічивиході переривання 29 по N фреймовим сигналам, льники здійснюють відлік однієї секунди, що фіксущо формують блоки інтерфейсу 15 і передають ється за допомогою другого компаратора 42, до йому по ШС 28, з можливістю визначення, який з N першого входу якого підключений код константи блоків інтерфейсу 15 викликав переривання, і в К2, що в даному випадку рівна 999999, до другого таким чином дає можливість сигнальному процевходу підключені виходи першого і другого лічильсорові 18 синхронізувати процеси обробки з періників 39 і 40. Коли стан першого і другого лічильодом проходження даних. Для керування вхідним ників дорівнює К2 третій тригер 52 по фронту імопором зовнішніх входів 23 і станом зовнішніх випульсу з виходу 73 другого лічильника-подільника ходів 24 блоків інтерфейсу 15 і керування блоком 60 фіксує активний рівень на виході 89 другого таймера 19 з боку ЦП 1 вхід даних БС 17 підклюкомпаратора 42 і ініціює своїм виходом 90 генерачений до внутрішньої шини вводу-виводу 34 блока цію імпульсу другим формувачем імпульсу 53, що моста 21 із шиною РСІ 6, керування записом даних через другий буфер 57 і перший блок 2АБО 58 здійснюватися по першому виходу керування 35, скидає перший і другий лічильники 39, 40 і третій що містить виходи сигналів вибору регістрів блока тригер 52 і по виходу ЗО ініціює переривання програми СП 18, що веде лічильник числа секунд із 17 і вихід сигналу запису. Порт вводу-виводу СП моменту початку роботи. Для визначення часу 18 підключений до внутрішньої шини вводу-виводу події СП 18 зчитує час за допомогою сигналу ви34 блока моста 21 і взаємодіє з ним за допомогою бору регістра часу на вході керування 94 першого другого входу-виходу керування 36, що включає буфера 54 і першого керованого формувача імпувиходи сигналів запису в порт вводу-виводу СП 18 льсу 43, що по фронту сигналу на вході 94 формує адреси і даних, вихід сигналу читання даних, вихід імпульс на тактовому вході 81 регістра часу 44, що сигналу переривання до СП 18 від ЦП 1 і вхід сигперезаписує значення першого і другого лічильниналу переривання від СП 18 до ЦП 1. Перериванків 39,40 у регістр часу 44. Сигнал вибору регістра ня програми від ЦП 1 до СП 18 слідують через часу на вході керування 94 першого буфера 54 шину РСІ 6 тоді, коли ЦП 1 через порт вводудозволяє підключення виходу 93 регістра часу 44 виводу 36 записав в пам'ять СП 18 команду і печерез перший буфер 54 до шини вводу-виводу рериванням ініціює її виконання сигнальним проданих 95. Якщо в момент проходження фронту цесором 18. Переривання від СП 18 до ЦП 1 через сигналу вибору регістра часу на вході 94 присутній шину РСІ 6 слідують тоді, коли СП 18 прийняв па 5288 18 17 активний рівень тактового імпульсу на виході 73 буде встановленим по наступному фронту частоти другого лічильника-подільника 60, то формування на вході 83 Таким чином, якщо сигнал частоти на імпульсу на тактовому вході 81 регістра часу 44 вході 83 присутній постійно, то другий тригер 46 затримується до переходу тактового імпульсу у буде встановлений постійно Якщо на виході 98 пасивний стан Тому тривалість сигналу вибору другого тригера 46 пасивний рівень (другий тригер регістра часу повинна перевищувати тривалість 46 скинутий), то до виходу 99 мультиплексора 48 тактового імпульсу на виході 73 другого лічильнипідключена частота з входу 97 і на виході другого ка-подільника 60 Оскільки регістр часу 44 містить блока 2АБО-НЕ 59 буде рівень, що дозволяє дру20 біт, то перший буфер 54 повинний бути промагому буферу 57 передавати на вхід-вихід 92 сигсштабований на формат шини вводу-виводу даних нал 1PPS, якщо другий тригер 46 установлений, то 95 і сигнал на вході керування 94 першого буфера на виході мультиплексора 48 частота з входу 83 і 54 повинен містити сигнали вибору окремих байт на виході другого блока 2АБО-НЕ 59 рівень, що або слів Перший керований формувач імпульсу забороняє передачу другому буферу 57, сигнал 43 ІНІЦІЮЄ сигнал вибору того байта/слова, що чи1PPS приймається по входу-виходу 92 Якщо пертається першим Час події визначається як астроший і другий лічильники 39 і 40 досягли коду секуномічний час початку роботи кожного із ЇМ 5 в принди раніше зовнішнього імпульсу 1PPS і на виході строї, що фіксує ЦП 1, до якого він додає час 89 другого компаратора 42 установився активний тривалості роботи ЇМ 5 в секундах, що веде СП 18, рівень сигналу, то сигналом на виході 98 другого і числа мікросекунд, зчитаних СП 18 у момент події тригера 46 через другий блок 2АБО 61, другий з першого і другого ЛІЧИЛЬНИКІВ 39 і 40 Кожен приблок 21 50 і перший блок 2АБО-НЕ 51 буде знятий йнятий штерфейсним модулем 5 сигнальний пакет активний сигнал на вході переносу 76 і перший і СКС супроводжується при передачі центральному другий лічильники 39,40 зупиняться в стані 999999 процесорові 1 пакетом часу, що містить число сеі будуть скинуті ЗОВНІШНІМ сигналом 1PPS по вхокунд і мікросекунд з моменту початку роботи до ду-виходу 92 через перший блок 2АБО 58 Якщо моменту фіксації прийому сигнального пакета ЗОВНІШНІЙ сигнал 1PPS надійде раніше, то він скине перший і другий лічильники 39,40 Час подій у У синхронному режимі активний сигнал на пристрої визначається аналогічно попередньому вході 82 Синхронний режим полягає в тому, що режимові Таким чином, таймери усіх ЇМ 5 у приробота першого і другого ЛІЧИЛЬНИКІВ 39 і 40 здійсстрої можна синхронізувати одною частотою по нюється аналогічно попередньому режимові і довходу 97, що підключена до шини синхронізації 14, датково перший лічильник 39 синхронізується з одного з ЇМ 5 Тому різниця ходу таймерів різних періодом К1=125 мкс, що задає перший лічильникЇМ буде визначатися різницею фронтів тактових подільник 55 по внутрішній або ЗОВНІШНІЙ частоті імпульсів на виході 73 другого лічильникасинхронізації таймера, що підключені ВІДПОВІДНО подільника 60 і, з урахуванням малого зсуву часдо входів блока таймера 97 і 83, що підключені тоти на тактовому вході 33 за період синхронізації, ВІДПОВІДНО до входу керування 32 і входу шини не перевищує періоду тактових імпульсів, рівного синхронізації 14 Синхронізація відбувається на1 мкс Розрядність першого лічильника 39 повинна ступним чином Нехай у регістр відліку часу 37 і перевищувати розрядність константи К1, якщо перший лічильник 39 записаний деякий час відліку К1=125, то перший лічильник 39, регістр відліку ТО, тоді на виході суматора 38 установиться код часу 37 і суматор 38 - восьмирозрядні, ВІДПОВІДНО Т0+К1 Якщо перший лічильник 39 випереджає другий лічильник 40 дванадцятирозрядний перший ЛІЧИЛЬНИК-ПОДІЛЬНИК 55, то коли його значення стане рівним Т0+К1 перший компаратор 41 Режим ЗОВНІШНІХ даних часу встановлює актиустановить активний рівень сигналу на виході 85, вний рівень сигналу на вході 102 Даний режим що через перший блок 2149 і перший блок 2АБОможе бути встановлений за умови, що підключено НЕ 51 зніме активний сигнал по входу переносу 76 приймач точного часу 9 У залежності від сигналу і зупинить перший лічильник 39 Активний сигнал на вході 82 синхронного режиму таймер працює на виході переносу 72 першого лічильникааналогічно першому або другому режимові і додаподільника 55 дозволить по фронту тактового імтково керується сигналом на вході 102 ЗОВНІШНІХ пульсу з виходу 73 другого лічильника-подільника даних часу, що через другий блок 2АБО-НЕ 59 60 записати в перший лічильник 39 код Т0+К1 По відключає другий буфер 57 і через другий блок задньому фронту сигналу на виході переносу 72 у 2АБО 61 припиняє роботу першого і другого ЛІЧИрегістр відліку часу 37 буде записано наступне ЛЬНИКІВ 39 і 40, якщо вони досягли секунди раніше значення часу відліку Т1=Т0+К1, на виході суматозовнішнього сигналу 1PPS на ВХОДІ-ВИХОДІ 92, сигра 38 установиться значення Т1+К1, що зніме акнал 1PPS також скидає лічильники, якщо вони не тивний рівень сигналу на виході 85 першого комдосягли значення секунди В якості зовнішньо» паратора 41 і дозволить роботу першого частоти синхронізації таймера на вході 83 можна лічильника 39 Коли перший лічильник 39 відстає використовувати опорну частоту на виході 11 привід першого лічильника-подільника 55, то по сигймача часу 9, а якщо вона відсутня, то частоту на налу на виході переносу 72 виконується запис навході 97 одного з ЇМ 5 у пристрої В режимі ЗОВНІступного часу відліку в перший лічильник 39 і реШНІХ даних часу на вхід 104 послідовногістр відліку часу 37 Якщо присутній сигнал на паралельного регістра 62 надходять дані часу, що вході зовнішньої частоти 83, то перший тригер 45 синхронізує тактова частота імпульсів на вході буде встановленим і по фронту частоти на вході 105 Якщо на виході 106 послідовно-паралельного 97 дозволить установку другого тригера 46, при регістра 62 виявлений код стартової ПОСЛІДОВНОСТІ, цьому імпульс з виходу 84 першого формувача наприклад, на тлі попередніх логічних одиниць імпульсу 47 скине перший тригер 45, що знову перші чотири нулі, то третій компаратор 65 фор 19 5288 20 мує активний рівень сигналу на виході 108, що цесором у довільний момент наступного фрейму. дозволяє установку четвертого тригера 68 по задАналогічно здійснюється передача. У довільний ньому фронту імпульсу на вході 105 через інвермомент поточного фрейму СП 18 записує в патор 64, тригер 68 сигналом на виході 112 дозволяє м'ять блоків ППД 16 дані, що у наступному фреймі прийом заданого числа біт коду часу, що контронадходять на входи блоків інтерфейсу 15 і потім у люють третій лічильник 63 і четвертий компаратор лінії 24. Таким чином, у пристрої, що заявляється, 67. Коли стан третього лічильника 63 дорівнює обмін даними СП 18 і ПЦП синхронізований N сигкодові числа біт на другому вході 114 четвертого налами частоти синхронізації даних, тоді як у прикомпаратора 67, то активний рівень сигналу на строї-прототипі обмін синхронізований одною часвиході 115 компаратора 67 дозволяє третьому тотою синхронізації комутаційної матриці. керованому формувачу імпульсу 70 по задньому Застосування комутаційної матриці в системі моніфронту імпульсу на вході 105 генерувати імпульс торингу можливо тільки тоді, коли дані ПЦП синна виході 31, що переписує стан послідовнохронізуються одною частотою і між входами ПЦП паралельного регістра 62 у регістр даних часу 66 і відсутня девіація частоти. Однак у сучасних комускидає четвертий тригер 68, що скидає третій літаційних системах така умова виконується рідко і чильник 63. Сигнал з другого виходу переривання найбільш типовим є те, що прийомна сторона ПЦП 31 блока таймера 19 ініціює переривання програвиділена з одного або декількох каналів передачі ми СП 18 для читання даних часу. В циклі зчитуданих з ущільненням і тому вона плезисинхронна вання часу БС 17 генерує сигнал вибору регістра по відношенню до частоти передавальної сторони. даних часу по входу 111, що дозволяє підключенОскільки в пристрої, що заявляється, прийом і пеня виходу 110 регістра даних часу 66 до шини редача даних здійснюється на власних частотах вводу-виводу даних 95. Якщо число біт коду часу і кожного з потоків, то він забезпечує більш високу відповідно регістрів послідовно-паралельного 62 і точність обробки даних у порівнянні з пристроємданих часу 66 перевищує число біт шини вводупрототипом і тому має істотні відмінності і позитививоду даних 95, то третій буфер 69 повинен бути вний ефект. промасштабованим на розмір шини вводу-виводу У відмінності від прототипу, інтерфейси!" моду95 (побайтно або послівне) і по входу 111 потрібно лі якого містять два процесори - системний і сигформувати сигнали вибору кожного байта або нальний, аналогічні модулі пристрою, що заявляслова. Зчитане з регістру даних часу 66 сигнальється, містять тільки сигнальний процесор, а в разі ним процесором 18 значення часу стане астронопотреби дозволяють забезпечити автономну робомічним часом по наступному сигналу 1PPS, що ту ЇМ, підключивши до додаткового з'єднувача буде прийнятий по входу-виходу 92 і викличе пеPC104plus процесор з функціями системного або реривання програми сигналом на першому виході центрального. Даний підхід дозволяє знизити варпереривання ЗО блока таймера 19. У даному ретість пристрою не втративши його функціональних жимі час подій визначає сигнальний процесор 18 властивостей. Тому пристрій, що заявляється, у як суму астрономічного часу і значення числа мікпорівнянні з пристроєм-прототипом має істотні росекунд, зчитаних СП у момент події з першого і відмінності і позитивний ефект. другого лічильників 39,40. Кожен прийнятий сигнаПристрій як окремий прилад - багатоканальльний пакет СП супроводжує пакетом коду часу, ний аналізатор протоколів, використовують підякий може бути скоректований центральним пророзділи Укртелекому, Укрчастотнагляду і ряд опецесором з урахуванням годинного пояса. раторів зв'язку України і Росії. Загальна кількість приладів приблизно дорівнює 50 штук. Пристрій У пристрої, що заявляється, забезпечена мотакож використовують у складі системи моніторинжливість визначення астрономічного часу подій у гу СКС SS7 Укртелекому. Термінали системи моніконтрольованій ланці на рівні пристроїв, що ці поторингу на основі пристрою підключені до корподії фіксують і тому тривалість інтервалу від момеративної мережі Укртелекому і синхронізовані за нту виявлення події до визначення її часу мінімачасом з використанням приймачів системи ГЛОльна, забезпечена також апаратна синхронізація HACC/GPS. Пристрій у виді автономного інтертаймерів інтерфейсних модулів пристрою, що є фейсного модуля з підключеним до шини істотною відмінністю по відношенню до устроюPC104plus системним процесором і центральним прототипу і відомих аналогів. процесором у виді портативного комп'ютера У пристрої, що заявляється, послідовні дані в Notebook, що керує віддалено за допомогою мекожному фреймі з виходу блоків інтерфейсу 15, режі Ethernet, реалізовано в кількості 3 шт. і викосинхронізовані власними частотами і фреймовими ристовується підрозділами Укртелекому. Отже, сигналами, надходять на входи блоків ППД 16, що пропонована корисна модель відповідає критерієві перетворюють їх в паралельну форму і записують "промислова застосовність". у пам'ять, доступну для читання сигнальним про st *>£ 9( Ш (і) 9! а і ч«ф Є £1 II гг Ої L 9 • ' Г і гг 88ZS і г 23 24 5288 71 37 74 3* 97 Ы 47 «5 82 72 101 77 П 55 too 51 (j w 73 30 59 S? 103 102 73 54 Л 101 SI 73 73 104 і 62 да 102 б» 109 105 и 63 6$ 31 31 Ї10 б$ 9$ 64 ' III ІЇ2 ІІЗ 114 | 70 31 115 Фіг. З Комп'ютерна верстка А. Крулевский Підписне Тираж 37 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП "Український інститут промислової власності", вул. Глазунова, 1, м. Київ-42, 01601 УКРАЇНА UA (11)5288 (із) U (51) 7 Н04М1/24,Н04МЗ/22,Н04МЗ/42, Н04М7/06 МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ ДЕРЖАВНИЙ ДЕПАРТАМЕНТ ІНТЕЛЕКТУАЛЬНОЇ ВЛАСНОСТІ ОПИС ДО ДЕКЛАРАЦІЙНОГО ПАТЕНТУ НА КОРИСНУ МОДЕЛЬ видається під відповідальність власника патенту (54) ПРИСТРІЙ ДЛЯ СИСТЕМИ МОНІТОРИНГУ СПІЛЬНОКАНАЛЬНОІ СИГНАЛІЗАЦІЇ (21)20041008830 (22)28 10 2004 (24)15 02 2005 (46) 15 02 2005, Бюл № 2, 2005 р (72) Лисогор Володимир Григорович, Скидан Юрій Анатолійович, Качківський Олександр Іванович, Буняк Юрій Анатолійович (73) ТОВАРИСТВО З ОБМЕЖЕНОЮ ВІДПОВІДАЛЬНІСТЮ "ІННОВАЦІЙНЕ ВПРОВАДЖУВАЛЬНЕ ПІДПРИЄМСТВО "ІННОВІНН" (57) Пристрій для системи моніторингу спільноканальної сигналізації, до складу якого входять центральний процесор, який містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів, з'єднаних між собою і з центральним процесором шиною PC І, який відрізняється тим, що містить приймач точного часу, з'єднувач і модуль узгодження, перший вхід якого підключений до першого виходу приймача точного часу, другий і третій виходи якого підключені до другого і третього входу модуля узгодження, вихід якого через з'єднувач підключений до шини синхронізації часу, що підключена до входів синхронізації часу інтерфейсних модулів, порт RS232 центрального процесора підключений до входу-виходу керування і стану приймача точного часу, причому інтерфейсний модуль містить N блоків інтерфейсу, N блоків прийому-передачі даних, блок синхронізації, блок таймера, блок сигнального процесора, блок моста із шиною РСІ, блок інтерфейсу із шиною PC104plus і блок генератора, вихід якого підключений до тактових входів сигнального процесора і блока таймера, зовнішні входи, вхід-вихщ і вихід якого підключені до входу шини синхронізації часу, вхід керування підключений до виходу блока синхронізації, перший і другий виходи переривання підключені до другого і третього входів переривання сигнального процесора, перший вхід переривання якого підключений до виходу переривання блока синхронізації, входи і виходи синхронізації якого підключені до шини синхронізації обміну даними, підключеної до виходів і входів синхронізації блоків інтерфейсу, ЗОВНІШНІ ВХОДИ І виходи яких призначені для підключення до контрольованих ЛІНІЙ зв'язку паралельно (тільки входи) або в розрив (входи і виходи), входи і виходи 1 N блоків інтерфейсу підключені до виходів і входів ВІДПОВІДНИХ 1 N блоків прийому-передачі даних, входи-виходи даних, входи адреси і входи синхронізації запису і читання підключені до шини адреси і даних, що підключена до аналогічних входіввиходів і входів блоків прийому-передачі даних, блоків синхронізації і таймера і до виходів-входів даних, виходів адреси і виходів сигналів синхронізації запису і читання сигнального процесора, порт вводу-виводу якого підключений до входу даних блока синхронізації і до внутрішньої шини вводувиводу даних блока моста, ЗОВНІШНІЙ ВХІД-ВИХІД якого через блок інтерфейсу з шиною PC104plus, з якою з'єднаний паралельно, підключений до шини РСІ, перший вихід керування блока моста з'єднаний із входом запису даних блока синхронізації, другий ВИХІД-ВХІД керування з'єднаний з входомвиходом керування портом вводу-виводу сигнального процесора, входи керування блоків прийомупередачі даних підключені до шини синхронізації, причому блок таймера містить перший, другий і третій лічильники, перший, другий і третій керовані формувачі імпульсу, перший, другий, третій і четвертий компаратори, регістр часу, перший, другий, третій і четвертий тригери, перший і другий формувачі імпульсу, перший, другий і третій буфери з третім станом виходу, перший і другий блоки 2АБО, перший і другий ЛІЧИЛЬНИКИ-ПОДІЛЬНИКИ, регістри відліку часу і даних часу, послідовнопаралельний регістр, суматор, перший і другий блоки 21, перший і другий блоки 2АБО-НЕ, мультиплексор і вхід шини синхронізації блока таймера, що містить вихід частоти синхронізації таймера, підключений до входу керування блока таймера і до тактових входів другого тригера і першого формувача імпульсу і до першого входу мультиплексора, вхід тактової частоти синхронізації таймера, підключений до тактового входу першого тригера і до другого входу мультиплексора, вхід-вихід сигналу синхронізації секунди, підключений до виходу другого буфера і до першого входу першого блока 2АБО, вхід даних часу, підключений до входу послідовно-паралельного регістра, і вхід частоти синхронізації даних часу, підключений до тактових входів послідовно-паралельного регістра і третього лічильника і до входу інвертора, вхід другого лічильника-подільника підключений до входу тактової частоти блока таймера, вихід з'єднаний з тактовими входами першого і другого 00 00 CM ю о> 5288 лічильників, третього тригера, входом керування першого керованого формувача імпульсу, тактовий вхід якого підключений до входу керування блока таймера і підключений до входу керування першого буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід підключений до виходу регістра часу, тактовий вхід якого підключений до виходу першого керованого формувача імпульсу, вхід даних підключений до виходів першого і другого лічильників і до другої групи входів другого входу другого компаратора, до першої групи входів другого входу якого підключений вихід першого лічильника, з'єднаний з другим входом першого компаратора, перший вхід другого компаратора підключений до коду константи, що дорівнює числу імпульсів на виході другого пічильникаподільника за секунду, вихід підключений до другого входу другого блока 21 і до входу даних третього тригера, вихід якого підключений до тактового входу другого формувача імпульсу, вхід початкової установки блока таймера, що підключений до його входу керування, підключений до входу скидання першого лічильника-подільника і підключений до другого входу першого блока 2АБО, вихід якого підключений до першого виходу переривання блока таймера і з'єднаний із входами скидання третього тригера, регістра відліку часу, першого лічильника і другого лічильника, вхід переносу якого з'єднаний з виходом переносу першого лічильника, вхід даних регістра відліку часу з'єднаний із входом даних першого лічильника, з першим входом першого компаратора і з виходом суматора, перший вхід якого з'єднаний з виходом регістра відліку часу, тактовий вхід якого з'єднаний з виходом переносу першого лічильникаподільника, із входом керування другого керованого формувача імпульсу і з входом дозволу запису першого лічильника, вхід переносу якого з'єднаний з виходом першого блока 2АБО-НЕ, вихід першого компаратора підключений до першого входу першого блока 21, другий вхід якого з'єднаний із входом даних першого тригера, входом переносу першого лічильника-подільника і підключений до входу керування блока таймера, що задає синхронний режим роботи блока таймера, вихід першого блока 21 підключений до першого входу першого блока 2АБО-НЕ, другий вхід якого підключений до виходу другого блока 21, перший вхід якого під ключений до виходу другого блока 2АБО, вихід другого формувача імпульсу підключений до входу другого буфера з третім станом виходу, вхід керування якого підключений до виходу другого блока 2АБО-НЕ, перший вхід якого підключений до виходу другого тригера, першого входу другого блока 2АБО і до входу керування мультиплексора, вихід якого з'єднаний з тактовим входом першого лічильника-подільника, вхід початкової установки якого з'єднаний з виходом другого керованого формувача імпульсів, тактовий вхід якого з'єднаний з виходом другого лічильника-подільника, вихід першого формувача імпульсів з'єднаний із входом скидання першого тригера, вихід якого з'єднаний із входом даних другого тригера, другі входи другого блока 2АБО-НЕ і другого блока 2АБО з'єднані і підключені до входу керування блока таймера, що задає режим зовнішніх даних часу, до другого входу суматора підключений код константи, що дорівнює частці від поділу періоду перерахування першого лічильника-подільника на період імпульсів на виході другого лічильника-подільника, розрядність першого лічильника мінімально перевищує розрядність коду даної константи, сумарна розрядність першого і другого лічильників мінімально перевищує число тактових імпульсів з виходу другого лічильника-подільника за секунду, вихід послідовно-паралельного регістра з'єднаний із входом регістра даних часу і другим входом третього компаратора, перший вхід якого підключений до коду стартової послідовності, вихід з'єднаний із входом даних четвертого тригера, тактовий вхід якого з'єднаний з тактовим входом третього керованого формувача імпульсу і підключений до виходу інвертора, вихід регістра даних часу підключений до входу третього буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід керування підключений до входу керування блока таймера, другий вихід переривання якого підключений до виходу третього керованого формувача імпульсу і з'єднаний з тактовим входом регістра даних часу і входом скидання четвертого тригера, інверсний вихід якого з'єднаний із входом скидання третього лічильника, вихід якого з'єднаний з першим входом четвертого компаратора, другий вхід якого підключений до коду числа бітів даних часу, вихід підключений до керуючого входу третього керованого формувача імпульсів. Корисна модель відноситься до цифрових систем зв'язку і може бути використана для моніторингу з'єднань і аварійних ситуацій, пасивного й активного тестування протоколів взаємодії в телекомунікаційних системах, що використовують спільноканальну сигналізацію (СКС - SS7, DSS1, V5 і інші аналогічні). Пристрій призначений для роботи в складі одного локального вузла зв'язку комунікаційної системи і може бути об'єднаний з іншими такими ж пристроями для моніторингу глобальної - територіально розподіленої, мережі вузлів зв'язку. Взаємодія телекомунікаційних систем основана на обміні ініціюючими сигнальними пакетами, що містять запит на послугу, і сигнальними пакетами підтвердження, що містять підтвердження прийому запиту і позитивну або негативну відповідь на послугу. Визначення часу взаємодії сигнальних повідомлень і ідентифікація з'єднань системою моніторингу затрудняється тим, що, як в 5288 локальних, так і в глобальних телекомунікаційних мережах, ІНІЦІЮЮЧІ пакети і пакети підтвердження можуть передаватись по віртуальним маршрутам, що виконують різні фізичні апаратні засоби Оскільки моніторинг і тестування може здійснюватися не тільки на кінцевих пунктах повідомлень (в пунктах створення з'єднань), але й на транзитних пунктах мережі, то, щоб уникнути ситуації, коли час реєстрації пакета підтвердження менше часу ІНІціюючого пакета, таймери пристроїв системи моніторингу на всіх сигналізаційних пунктах мережі повинні бути синхронізовані Таймери можуть бути синхронізовані на рівні устаткування, що приймає сигналізаційні пакети, або на рівні серверів, що архівують і групують пакети по їх взаємозв'язку З урахуванням росту пропускної здатності комунікаційних систем і росту швидкості передачі даних погрішність синхронізації не повинна перевищувати І мс, тому що, наприклад, час взаємодії пакетів сигналізації SS7 на устаткуванні мобільних операторів може бути порядку 5 мс Для синхронізації часу використовують приймачі ГЛОНАСС/GPS (наприклад, Україна, м Сміла, СН-3841), що формують значення часу з точністю до секунди і сигнал синхронізації секунди 1PPS Значення часу і сигнал 1PPS приймач передає за допомогою одного із стандартних інтерфейсів, звичайно RS232 Точність визначення часу пристроєм, що використовує приймач ГЛОНАСС/GPS, залежить від часу реакції на сигнал 1PPS Найбільше значення цього часу визначає похибку у вимірі часу даним пристроєм Якщо сервер працює під керуванням операційної системи типу Windows NT/2000/XP або Unix, то час реакції на сигнал 1PPS через переривання програми його процесора, ініційоване портом RS232, може складати від кількох мікросекунд до десятків мілісекунд в залежності від задач, що виконує сервер, і їх пріоритету Тому визначення часу прийому пакетів на рівні сервера має велику похибку і є неприйнятним для системи моніторингу Відомий пристрій для моніторингу СКС GeoProbe (США, Inet Technologies, Inc OO1spectra_O1 0403 pdf), до складу якого входять центральний процесор (ЦП) із типовим набором портів і засобів збереження й обміну даних, що виконує функцію сервера даних, і від одного до шістнадцяти інтерфейсних модулів (ЇМ), призначених для підключення до ЛІНІЙ зв'язку і центрального процесора за допомогою уніфікованих інтерфейсів інтерфейсу з носіями телекомунікаційної сигналізації первинними цифровими потоками (ПЦП) із структурою Е1 (ТІ або Л ) - див рек ITU G 703, інтерфейсу із шиною типу РСІ - див РСІ Specification 2 1 За допомогою об'єднавчої панелі й шини РСІ інтерфейсні модулі підключають до центрального процесора В залежності від числа потоків E1/T1/J1 і їхнього територіального розташування конфігурують систему моніторингу з деякого числа пристроїв Пристрої для моніторингу підключають до локальних комунікаційних систем (наприклад, цифрові автоматичні телефонні станції) і об'єднують в мережу за допомогою портів Ethernet, що входять до складу ЦП Відома система Spider (Росія, ЛОНИИС), що складається з пристроїв для моніторингу телеко 6 мунікаційної сигналізації Spider-RU і пристроїв для збору даних і управління Spider-C, Spider-T (Б С Гольдштейн Сетевой мониторинг проблемы и решения Вестник связи, №4, 2002) Кожен пристрій Spider-RU містить до восьми інтерфейсних модулів, що містять інтерфейси з ПЦП і ЦП із типовим набором портів і засобів збереження й обміну даних Пристрої для моніторингу системи Spider об'єднують за допомогою портів Е1 і Ethernet До спільних недоліків даних пристроїв для моніторингу СКС можна віднести низьку точність визначення часу за рахунок того, що синхронізувати час у пристроях можна на рівні керуючого комп'ютера або сервера Найбільш близьким до пристрою, що заявляється, є пристрій для моніторингу спільноканальноі сигналізації ANSTY 4000 Monitoring Probe (США, Telesoft-technologies, ITU Telecom World 2003 Exhibition Catalogue, Ansty_4000Mon_DS pdf), до складу якого входять центральний процесор, який містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів МРАС2400 (ІРАС_2400 pdf), з'єднаних між собою і центральним процесором шиною РСІ, причому, інтерфейсний модуль містить сигнальний і системний процесори, ВІСІМ входів і виходів, ВІСІМ блоків інтерфейсу з ПЦП, комутаційну матрицю і блок мосту з шиною РСІ (конструктивно виконаної як Compact PCI), що призначений для взаємодії системного процесора з центральним процесором, ВІСІМ входів і виходів, призначені для підключення до ПЦП, вони підключені до ЗОВНІШНІХ входів і виходів восьми блоків інтерфейсу з ПЦП, що виконують функції ЛІНІЙНОГО інтерфейсу з ПЦП і фреймерів прийомного і передавального напрямків виділяють з даних частоту синхронізації і сигнали фреймової синхронізації (нульовий біт у фреймі ПОСЛІДОВНОСТІ 256 біт (Е1) або 192 біт (ТІ, Л)), входи і виходи яких підключені до першої групи виходів і входів комутаційної матриці, що виконує функції комутації канальних інтервалів ПЦП до другої групи входів і виходів, підключеної до сигнального процесора (СП), і до третьої групи входів і виходів, підключеної до системного процесора (СИСП), четверта група входів і виходів комутаційної матриці підключена до інтерфейсу розширення в стандарті Н 100/110 Системний процесор містить порт Ethernet і блок постійної пам'яті, що дозволяє використовувати даний ЇМ як у складі пристрою з декількох ЇМ під керуванням центрального процесора, так і автономно, керуючи ЇМ за допомогою порту Ethernet Блок постійної пам'яті в автономному режимі використовують для початкового завантаження системного і сигнального процесорів Сигнальний процесор виконує функції прийому і передачі сигнальних пакетів, системний процесор виконує функції обробки сигнальних пакетів по протоколам високого рівня (для SS7 МТРЗ, ISUP, ТСАР, SCCP і ш , див рек ITU Q 704 - Q 780, MAP рек GSM 09 02) Недоліками пристрою-прототипу є низька точність визначення часу за рахунок того, що синхронізувати час у пристроях можна на рівні керуючого комп'ютера або сервера, можлива втрата даних 5288 коли частота синхронізації комутаційної матриці має девіацію (jitter) по відношенню до частоти синхронізації вхідних ПЦП, використання в кожному ЇМ системного процесора призводить до ускладнення пристрою і зайвих затрат тому, що обробку протоколів високого рівня може виконувати ЦП, значно переважаючий по продуктивності СИСП, наприклад, в пристрої-прототипі тактова частота СИСП 66 МГц, тоді як тактова частота ЦП може бути 3000 МГц і вище, тому СИСП потрібні тільки у випадку, коли ЇМ працює автономно. В основу корисної моделі поставлена задача створення пристрою для системи моніторингу спільноканальної сигналізації, в якій за рахунок введення нових елементів, нового виконання інтерфейсних модулів та зв'язків між елементами досягається можливість підвищити точність визначення часу сигнальних пакетів у комунікаційній системі незалежно від її територіального розподілу, поліпшити прийом і передачу даних з врахуванням плезисинхронності комунікаційної мережі, забезпечити роботу інтерфейсних модулів як у складі пристрою під керуванням ЦП, так і автономно під керуванням СИСП, що може бути підключений до ЇМ за допомогою уніфікованого інтерфейсу. Поставлена задача вирішується тим, що пристрій для системи моніторингу спільноканальної сигналізації, до складу якого входять центральний процесор, що містить порти Ethernet, RS232 і порт керування та відображення, і від одного до шістнадцяти інтерфейсних модулів, з'єднаних між собою і з центральним процесором шиною РСІ, приймач точного часу, з'єднувач і модуль узгодження, перший вхід якого підключений до першого виходу приймача точного часу, другий і третій виходи якого підключені до другого і третього входу модуля узгодження, вихід якого через з'єднувач підключений до шини синхронізації часу, що підключена до входів синхронізації часу інтерфейсних модулів, порт RS232 центрального процесора підключений до входу-виходу керування і стану приймача точного часу. Причому, інтерфейсний модуль містить N блоків інтерфейсу, N блоків прийому-передачі даних, блок синхронізації, блок таймера, блок сигнального процесора, блок моста із шиною РСІ, блок інтерфейсу із шиною PC104plus і блок генератора, вихід якого підключений до тактових входів сигнального процесора і блока таймера, зовнішні входи, вхід-вихід і вихід якого підключені до входу шини синхронізації часу, вхід керування підключений до виходу блока синхронізації, перший і другий виходи переривання підключені до другого і третього входів переривання сигнального процесора, перший вхід переривання якого підключений до виходу переривання блока синхронізації, входи і виходи синхронізації якого підключені до шини синхронізації обміну даними, підключеної до виходів і входів синхронізації блоків інтерфейсу, зовнішні входи і виходи яких призначені для підключення до контрольованих ліній зв'язку паралельно (тільки входи) або в розрив (входи і виходи), входи і виходи 1...N блоків інтерфейсу підключені до виходів і входів відповідних 1...N блоків прийомупередачі даних, входи-виходи даних, входи адреси 8 і входи синхронізації запису і читання підключені до шини адреси і даних, що підключена до аналогічних входів-виходів і входів блоків прийомупередачі даних, блоків синхронізації і таймера і до виходів-входів даних, виходів адреси і виходів сигналів синхронізації запису і читання сигнального процесора, порт вводу-виводу якого підключений до входу даних блока синхронізації і до внутрішньої шини вводу-виводу даних блока моста, зовнішній вхід-вихід якого через блок інтерфейсу з шиною PC104plus, з якою з'єднаний паралельно, підключений до шини РСІ, перший вихід керування блока моста з'єднаний із входом запису даних блока синхронізації, другий вихід-вхід керування з'єднаний з входом-виходом керування портом вводу-виводу сигнального процесора, входи керування блоків прийому-передачі даних підключені до шини синхронізації. Причому, блок таймера містить перший, другий і третій лічильники, перший, другий і третій керовані формувачі імпульсу, перший, другий, третій і четвертий компаратори, регістр часу, перший, другий, третій і четвертий тригери, перший і другий формувачі імпульсу, перший, другий і третій буфери з третім станом виходу, перший і другий блоки 2АБО, перший і другий лічильникипоподільники, регістри відліку часу і даних часу, послідовно-паралельний регістр, суматор, перший і другий блоки 21, перший і другий блоки 2АБО-НЕ, мультиплексор і вхід шини синхронізації блока таймера, що містить вихід частоти синхронізації таймера, підключений до входу керування блока таймера і до тактових входів другого тригера і першого формувача імпульсу і до першого входу мультиплексора, вхід тактової частоти синхронізації таймера, підключений до тактового входу першого тригера і до другого входу мультиплексора, вхід-вихід сигналу синхронізації секунди, підключений до виходу другого буфера і до першого входу першого блока 2АБО, вхід даних часу, підключений до входу послідовно-паралельного регістра, і вхід частоти синхронізації даних часу, підключений до тактових входів послідовно-паралельного регістра і третього лічильника і до входу інвертора, вхід другого лічильника-подільника підключений до входу тактової частоти блока таймера, вихід з'єднаний з тактовими входами першого і другого лічильників, третього тригера, входом керування першого керованого формувача імпульсу, тактовий вхід якого підключений до входу керування блока таймера і підключений до входу керування першого буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід підключений до виходу регістра часу, тактовий вхід якого підключений до виходу першого керованого формувача імпульсу, вхід даних підключений до виходів першого і другого лічильників і до другої групи входів другого входу другого компаратора, до першої групи входів другого входу якого підключений вихід першого лічильника, з'єднаний з другим входом першого компаратора, перший вхід другого компаратора підключений до коду константи, рівної числу імпульсів на виході другого лічильника-подільника за секунду, вихід підключений до другого входу дру 5288 того блока 21 і до входу даних третього тригера, вихід якого підключений до тактового входу другого формувача імпульсу, вхід початкової установки блока таймера, що підключений до його входу керування, підключений до входу скидання першого лічильника-подільника і підключений до другого входу першого блока 2АБО, вихід якого підключений до першого виходу переривання блока таймера і з'єднаний із входами скидання третього тригера, регістра відліку часу, першого лічильника і другого лічильника, вхід переносу якого з'єднаний з виходом переносу першого лічильника, вхід даних регістра відліку часу з'єднаний із входом даних першого лічильника, з першим входом першого компаратора і з виходом суматора, перший вхід якого з'єднаний з виходом регістра відліку часу, тактовий вхід якого з'єднаний з виходом переносу першого лічильника-подільника, із входом керування другого керованого формувача імпульсу і з входом дозволу запису першого лічильника, вхід переносу якого з'єднаний з виходом першого блока 2АБО-НЕ, вихід першого компаратора підключений до першого входу першого блока 21, другий вхід якого з'єднаний із входом даних першого тригера, входом переносу першого лічильникаподільника і підключений до входу керування блока таймера, що задає синхронний режим роботи блока таймера, вихід першого блока 21 підключений до першого входу першого блока 2АБО-НЕ, другий вхід якого підключений до виходу другого блока 21, перший вхід якого підключений до виходу другого блока 2АБО, вихід другого формувача імпульсу підключений до входу другого буфера з третім станом виходу, вхід керування якого підключений до виходу другого блока 2АБО-НЕ, перший вхід якого підключений до виходу другого тригера, першого входу другого блока 2АБО і до входу керування мультиплексора, вихід якого з'єднаний з тактовим входом першого лічильникаподільника, вхід початкової установки якого з'єднаний з виходом другого керованого формувача імпульсів, тактовий вхід якого з'єднаний з виходом другого лічильника-подільника, вихід першого формувача імпульсів з'єднаний із входом скидання першого тригера, вихід якого з'єднаний із входом даних другого тригера, другі входи другого блока 2АБО-НЕ і другого блока 2АБО з'єднані і підключені до входу керування блока таймера, що задає режим зовнішніх даних часу, до другого входу суматора підключений код константи, що дорівнює частці від поділу періоду перерахування першого лічильника-подільника на період імпульсів на виході другого лічильника-подільника, розрядність першого лічильника мінімально перевищує розрядність коду даної константи, сумарна розрядність першого і другого лічильників мінімально перевищує число тактових імпульсів з виходу другого лічильника-подільника за секунду, вихід послідовно-паралельного регістра з'єднаний із входом регістра даних часу і другим входом третього компаратора, перший вхід якого підключений до коду стартової послідовності, вихід з'єднаний із входом даних четвертого тригера, тактовий вхід якого з'єднаний з тактовим входом третього керованого формувача імпульсу і підключений до виходу інвертора, вихід регістра даних часу підключений до 10 входу третього буфера з третім станом виходу, вихід якого підключений до шини вводу-виводу даних, що підключена до шини адреси і даних інтерфейсного модуля, вхід керування підключений до входу керування блока таймера, другий вихід переривання якого підключений до виходу третього керованого формувача імпульсу і з'єднаний з тактовим входом регістра даних часу і входом скидання четвертого тригера, інверсний вихід якого з'єднаний із входом скидання третього лічильника, вихід якого з'єднаний з першим входом четвертого компаратора, другий вхід якого підключений до коду числа біт даних часу, вихід підключений до керуючого входу третього керованого формувача імпульсів. На Фіг. 1 зображена блок-схема пристрою, на Фіг.2 зображена блок-схема інтерфейсного модуля, на Фіг.З зображена блок-схема блока таймера. Пристрій для системи моніторингу спільноканальної сигналізації (Фіг.1) містить центральний процесор 1, що має порти Ethernet 2, RS232 З, керування і відображення 4, інтерфейсні модулі 5 числом від 1 до 16, підключених до об'єднавчої шини РСІ 6, модуль узгодження 7, перший вхід якого 8 являє собою уніфікований інтерфейс (наприклад, RS232), призначений для підключення до першого виходу приймача ГЛОНАСС/GPS (далі приймача) 9, що призначений для передачі даних часу, другий вхід 10 призначений для підключення до другого виходу приймача 9, що призначений для передачі сигналу синхронізації секунди (1PPS), третій вхід 11 підключений до третього виходу приймача 9, що призначений для передачі опорної частоти, вихід 12 модуля узгодження через з'єднувач 13 підключений до шини синхронізації часу 14, що підключена до входів синхронізації часу інтерфейсних модулів 5 даного пристрою, порт RS232 3 центрального процесора 1 підключений до входу-виходу керування і стану приймача 9. Інтерфейсний модуль 5 (Фіг.2) містить N (N=4, 8, 1 6 - у залежності від розміру) блоків інтерфейсу 15 з ПЦП, N блоків прийому-передачі даних (ППД) 16, блок синхронізації (БС) 17, сигнальний процесор (СП) 18, блок таймера 19, генератор тактової частоти 20, блок моста 21, зовнішній вхід-вихід якого призначений для підключення до шини РСІ, що проходить через блок 22, що містить з'єднувач уніфікованого інтерфейсу PC104plus і схему узгодження сигналів шин РСІ і PC104plus, з'єднаних паралельно, зовнішні входи 23 блоків інтерфейсу 15 призначені для підключення до ПЦП контрольованої комунікаційного системи, зовнішні виходи 24 призначені для підключення до ПЦП у режимі активного моніторингу, коли пристрій підключають у розрив контрольованої ланки, виходи 25 і входи 26 блоків інтерфейсу 15, що містять відповідно виходи і входи сигналів даних, частоти синхронізації даних і синхронізації фрейму, підключені відповідно до входів і виходів блоків ППД 16, входивиходи даних, входи адреси і входи сигналів синхронізації запису і читання даних яких підключені до шини адреси і даних (ШАД) 27, входи і виходи синхронізації обміну даними підключені до шини синхронізації (ШС) 28, що підключена до виходів і входів синхронізації обміну даними БС 17 і до вхо 5288 12 11 дів і виходів синхронізації обміну даними блоків ти К1, рівної частці від поділу періоду рахунку інтерфейсу 15, до ВХОДІВ-ВИХОДІВ даних, входів першого лічильника-подільника 55 на період такадреси і входів сигналів синхронізації запису і читових імпульсів на виході 73 другого лічильникатання даних яких підключена ШАД 27, що підклюподільника 60, вхід переносу 76 першого лічильничена до аналогічних входів і ВХОДІВ-ВИХОДІВ блоків ка 39 з'єднаний з виходом першого блока 2АБОсинхронізації 17 і таймера 19 і підключена до виНЕ 51, вихід 77 з'єднаний із другим входом першоХОДІВ-ВХОДІВ даних, виходів адреси і виходів синго компаратора 41, першими групами входів другохронізації запису і читання даних СП 18, перший го входу другого компаратора 42 і входу регістра вхід переривання 29 якого підключений до виходу часу 44, друга група входів яких підключена до переривань блока синхронізації 17, другий і третій виходу 78 другого лічильника 40, вхід переносу 79 входи переривань підключені до першого і другого якого з'єднаний з виходом переносу першого лічивиходів переривань ВІДПОВІДНО ПО сигналу синхрольника 39, тактовий вхід першого керованого фонізації секунди (1PPS) ЗО і за даними часу 31 блормувача імпульсу 43 і вхід керування 94 першого ка таймера 19, ЗОВНІШНІ ВХОДИ, ВХІД-ВИХІД І ВИХІД буфера 54 підключені до входу керування 32 блоякого підключені до входу синхронізації часу 14, ка таймера 19 і призначений для сигналу вибірки вхід керування 32 підключений до виходу блока регістра часу, перший вхід 80 другого компаратора синхронізації 17, вхід тактової частоти з'єднаний із 42 підключений до коду константи К2, що дорівнює входом тактової частоти СП 18 і підключений до числу тактових імпульсів на виході 73 другого лівиходу 33 генератора 20, внутрішня шина вводучильника-подільника 60 за секунду, вихід першого виводу даних 34 блока моста 21 підключена до керованого формувача імпульсу 43 підключений порту вводу-виводу СП 18 і входу даних блока до тактового входу 81 регістра часу 44, вхід даних синхронізації 17, до входу керування запису якого першого тригера 45, з'єднаний із другим входом підключений перший вихід керування 35 блока першого блока 21 49 і входом переносу першого моста 21, другий ВХІД-ВИХІД 36 керування обміну лічильника-подільника 55, підключений до входу даними якого підключений до виходу-входу керусигналу синхронного режиму 82 таймера, що підвання порту вводу-виводу СП 18 ключений до входу керування 32 блока таймера 19, тактовий вхід першого тригера 45 з'єднаний із Блок таймера 19 містить (ФігЗ) регістр відліку другим входом мультиплексора 48 і підключений часу 37, суматор 38, перший 39 і другий 40 лічильдо входу 83 зовнішньої частоти синхронізації тайники, перший 41 і другий 42 компаратори, перший мера, що підключений до входу синхронізації часу керований формувач імпульсу 43, регістр часу 44, 14, вхід скидання 84 першого тригера 45 підклюперший 45 і другий 46 тригери, перший формувач чений до виходу першого формувача імпульсу 47, імпульсу 47, мультиплексор 2x1 48, перший 49 і вихід 85 першого компаратора 41 з'єднаний з педругий 50 блоки 21, перший блок 2АБО-НЕ 51, ршим входом першого блока 2149, вихід якого третій тригер 52, другий формувач імпульсу 53, з'єднаний з першим входом 86 першого блока перший буфер 54 із третім станом виходу, перший 2АБО-НЕ 51, другий вхід якого 87 з'єднаний з виЛІЧИЛЬНИК-ПОДІЛЬНИК частоти 55, другий керований ходом блока 21 50, перший вхід 88 якого з'єднаний формувач імпульсу 56, другий буфер 57 із третім з виходом другого блока 2АБО 61, другий вхід станом виходу, перший блок 2АБО 58, другий блок з'єднаний з виходом 89 другого компаратора 42 і з 2АБО-НЕ 59, другий ЛІЧИЛЬНИК-ПОДІЛЬНИК частоти входом даних третього тригера 52, вихід якого 90 60, другий блок 2АБО 61, послідовно-паралельний з'єднаний з тактовим входом другого формувача регістр 62, третій лічильник 63, інвертор 64, третій імпульсу 53, вихід якого 91 з'єднаний із входом компаратор 65, регістр даних часу 66, четвертий другого буфера 57, вихід якого 92 з'єднаний із компаратор 67, четвертий тригер 68, третій буфер входом-виходом секундної синхронізації, підклю69 із третім станом виходу, третій керований форчений до входу синхронізації часу 14 і до першого мувач імпульсу 70, вхід даних 71 першого лічильвходу першого блока 2АБО 58, другий вхід якого ника 39 з'єднаний з виходом суматора 38, першим з'єднаний із входом скиду першого лічильникавходом першого компаратора 41 і з входом даних подільника 55 і з сигналом початкової установки регістра відліку часу 37, вхід синхронізації запису 101, що підключений до входу керування 32 блока 72 якого з'єднаний із входом запису даних першого таймера 19, вихід регістра часу 44 підключений до лічильника 39 і підключений до виходу переносу входу 93 першого буфера 54, вихід якого підклюпершого лічильника-подільника 55 і входу керучений до входу-виходу даних 95 ШАД 27, вихід вання другого керованого формувача імпульсу 56, першого тригера 45 підключений до входу даних вхід синхронізації якого з'єднаний з тактовими 96 другого тригера 46, тактовий вхід якого з'єднавходами першого і другого ЛІЧИЛЬНИКІВ 39,40, трений з тактовим входом першого формувача імпутього тригера 52, входом керування першого керольсу 47, з першим входом мультиплексора 48 і ваного формувача імпульсу 43 і з виходом 73 пепідключений до лінії сигналу власної частоти синреносу другого лічильника-подільника 60, тактовий хронізації таймера 97, що підключений до входу вхід якого підключений до тактового входу 33 блокерування 32 блока таймера 19 і підключений до ка таймера 19, вхід скидання регістра відліку часу виходу частоти синхронізації таймера шини син37 з'єднаний із входами скидання першого і другохронізації часу 14, вихід 98 другого тригера 46 підго ЛІЧИЛЬНИКІВ 39, 40, третього тригера 52, підклюключений до перших входів другого блока 2АБОчений до виходу першого блока 2АБО 58 і до перНЕ 59, другого блока 2АБО 61 і до керуючого вхошого виходу ЗО переривання по сигналу 1PPS ду мультиплексора 48, вихід 99 якого з'єднаний з блока таймера 19, вихід регістра відліку часу 37 тактовим входом першого лічильника-подільника підключений до першого входу 74 суматора 38, 55, вхід початкової установки 100 якого з'єднаний з другий вхід якого 75 підключений до коду констан 13 5288 14 робити переривання по сигналу 1PPS із затримвиходом другого керованого формувача імпульсу кою не більше 0,5 мкс, що дає можливість визна56, другі входи других блоків 2АБО-НЕ 59 і 2АБО чати час із розподільчою здатністю 1 мкс. Опорна 61 з'єднані і підключені до входу керування режичастота на третьому виході 11 приймача може мом зовнішніх даних часу 102, що підключений до бути використана для синхронізації таймерів інвходу керування 32 блока таймера 19, вихід 103 терфейсних модулів 5 на інтервалах часу, кратних другого блока 2АБО-НЕ 59 підключений до керуючислу мікросекунд, які можна одержати поділом чого входу другого буфера 57, послідовний вхід частоти 2048 кГц, мінімальний такий час дорівнює послідовно-паралельного регістра 62 підключений 125 мкс. Отже, погрішність визначення часу різнидо сигналу даних часу 104, підключеного до шини ми ЇМ 5 буде дорівнює сумі відхилення часу кожносинхронізації часу 14, до якої підключений сигнал го з ЇМ 5 за час 125 мкс і різниці фаз між фронтами частоти синхронізації 105 даних часу, підключений тактових частот таймерів. Якщо таймер ЇМ викодо входу інвертора 64 і до тактових входів третьонаний на основі кварцового резонатора з парамего лічильника 63 і послідовно-паралельного регістром стабільності ЗО РРМ, то за час 125 мкс його тра 62, паралельний вихід 106 якого підключений відхилення від номіналу складе 3,75 не, що несутдо входу даних регістра даних часу 66 і до другого тєво в порівнянні з різницею фаз, що залежить від входу третього компаратора 65, перший вхід 107 розподільчої здатності таймера і для даного випаякого підключений до коду стартової послідовносдку становить 1 мкс. Опорна частота може бути ті, вихід 108 підключений до входу даних четверпідключена через з'єднувач 13 до входів частоти того тригера 68, тактовий вхід якого 109 підключесинхронізації таймерів модулів 5 по шині синхроніний до виходу інвертора 64 і з'єднаний з тактовим зації часу 14. Коли приймач часу 9 відсутній, то по входом третього керованого формувача імпульсу шині 14 можна синхронізувати таймери інтерфей70, вихід якого підключений до другого виходу песних модулів 5 за допомогою одного з них. Вихід реривання 31 за даними часу блока таймера 19 і частоти синхронізації таймера і вихід 1PPS одного підключений до входу скидання четвертого тригез ЇМ підключають по шині 14 до входів частоти ра 68 і входу синхронізації запису регістра даних синхронізації таймера і входів 1PPS всіх інших ЇМ часу 66, вихід якого 110 з'єднаний із входом тре5 у пристрої. Причому, якщо на вході частоти синтього буфера 69, вихід якого підключений до вхохронізації таймера ЇМ 5 сигнал присутній, то його ду-виходу даних 95 ШАД 27, керуючий вхід підвхід-вихід 1PPS є входом, якщо сигнал відсутній, ключений до сигналу вибірки регістра даних часу то він є виходом. В якості частоти синхронізації 111, що підключений до входу керування 32 блока таймера використовується частота синхронізації таймера 19, вихід 112 четвертого тригера 68 підданих, виділена з одного із ПЦП, також рівна 2048 ключений до входу скидання третього лічильника кГц. 63, вихід якого 113 підключений до першого входу четвертого компаратора 67, другий вхід 114 якого Модуль узгодження 7 призначений для перепідключений до коду числа біт даних часу, вихід творення логічних рівнів сигналів на виходах при115 підключений до керуючого входу третього кеймача 8, 10, 11 у логічні рівні шини 14. З'єднувач рованого формувача імпульсу 70. 13 призначений для зручності використання пристрою поза системою моніторингу як прилад для Пристрій працює наступним чином. За допоаналізу протоколів СКС без використання приймамогою об'єднавчої панелі з уніфікованим інтерча точного часу. фейсом PCI (Compact PCI) з'єднуються ЦП 1 (Фіг. 1) і від одного до шістнадцяти ЇМ 5. Після Пристрій може бути використаний для пасивустановки операційної системи і необхідного проного й активного моніторингу. Функцію прийому, грамного забезпечення пристрій може виконувати передачі й обробки даних виконують ЇМ 5 (Фіг.2). функції термінала системи моніторингу з локальОбробка даних полягає в тому, що в прийнятих ним або віддаленим керуванням, у другому випадданих необхідно виділити канальні інтервали, що ку використовують порт Ethernet 2. Приймач точмістять сигнальну інформацію, і з урахуванням ного часу системи ГЛОНАСС/GPS 9 призначений відомої структури даних виділити сигнальні пакети, для синхронізації часу в системі моніторингу. За визначити час їхнього прийому і передати ЦП 1. допомогою порту RS232 З ЦП 1 настроює приймач Перераховані функції виконують апаратні засоби і контролює його стан. Щосекунди приймач 9 по блоків інтерфейсу 15, ППД 16 і сигнальний процеінтерфейсу RS232 на першому виході 8 передає сор 18. Для цього перед початком роботи центразначення часу (число секунд), що наступить по льний процесор 1 за допомогою блока мосту 21 наступному фронту сигналу 1PPS на другому визагружає в пам'ять сигнального процесора 18 проході 10, додатково приймач генерує сигнал опорграму через його порт вводу-виводу 36 і дає дозвіл ної частоти 2048 кГц на третьому виході 11, що на роботу. Сигнальний процесор настроює блоки використовують для синхронізації територіально інтерфейсу 15 і блок таймеру 19 і виконує обробку розподіленого комунікаційного устаткування. Педаних, що надходять від блоків інтерфейсу 15 і рераховані сигнали через модуль узгодження 7 і фіксуються в пам'яті блоків ППД 16. В режимі паз'єднувач 13 підключені до шини синхронізації часу сивного моніторингу до прийомних і передаваль14, підключеної до входів синхронізації часу ЇМ 5. них ліній ланки сигналізації паралельно підключаШина синхронізації часу 14 містить (по відношенють входи 23 блоків інтерфейсу 15. Для ню до ЇМ 5) вихід і вхід сигналів частоти синхронінормальної роботи ліній зв'язку вхідний опір входів зації таймера, вхід-вихід сигналу 1 PPS, вхід сиг23 повинен бути не менше 1200 Ом. В режимі акналу послідовних даних часу і вхід сигналу частоти тивного моніторингу пристрій включають у розрив синхронізації даних часу. Інтерфейсні модулі 5, ланки, забезпечуючи безперервність ліній зв'язку працюючи як система реального часу, можуть обпередачею даних із входів 23 на виходи 24, під 15 5288 16 ключених до двох сторін розриву. У цьому режимі кети даних, або зафіксував зміну стану вхідних вхідний опір повинен бути узгоджений з хвильовим ліній 23 і таким чином інформує ЦП 1, щоб опором лінії зв'язку (75/100/120 Ом). Конфігурацію центральний процесор вичитав дані з його пам'яті. входів блоків інтерфейсу 15 в залежності від реДля синхронізації обробки часу блок таймера 19 жиму задає ЦП 1, записуючи через блок мосту 21 щосекунди генерує сигнал переривання на перв блок синхронізації 17 відповідний код, що по ШС шому виході переривання ЗО (1PPS) і сигнал пе28 транслюється блокам інтерфейсу 15. Функції реривання по завершенню прийому даних часу із блоків інтерфейсу 15 полягають у тому, щоб із шини 14 на другому виході переривання 31. Таквхідних ПЦП виділити тактову частоту, визначити тову частоту 33 для роботи СП 18 і таймера 19 початок кожного фрейму і перетворити аналогові формує блок генератора 20. вхідні сигнали в цифрові послідовності біт і переДля забезпечення автономної роботи блок 22 дати її на виходи 25 для наступного перетворення ЇМ 5 містить з'єднувач уніфікованого інтерфейсу блоками ППД 16 у паралельну форму побайтно з PC104plus і схему узгодження сигналів шин РСІ і записом прийнятих даних у пам'ять, що у наступPC104plus. Контакти з'єднувача шини PC104plus ному фреймі будуть доступні для читання і подапідключені паралельно до контактів з'єднувача льшої обробки сигнальним процесором 18, аналошини РСІ 6. Конструктивно підключення виконане гічно блоки інтерфейсу 15 перетворюють цифрові таким чином, що лінії, які з'єднують контакти шини дані, що надходять на їх входи 26, у структуровані РСІ 6 і контакти блока моста 21, проходять через послідовності і передають їх у виді аналогових контакти з'єднувача шини PC104plus, чим досягасигналів на зовнішні виходи 24, цифрові послідовється мінімальна довжина з'єднань, не перевищуності формують блоки ППД 16 шляхом вичитуванюча обмеження, накладені вимогами специфікації ня даних, у попередньому фреймі записаних у їх на шину РСІ. Коли необхідна автономна робота ЇМ пам'ять сигнальним процесором 18. Сигнальні 5, то до шини PC104plus підключають процесор, пакети СКС передають по одному або декільком виконаний у форматі PC 104 (розміром канальним інтервалам розміром один байт. Тому -100x100x20 мм), що виконує функції системного дані для обробки блок ППД 16 формує таким чиабо центрального процесора. ном, що вони знаходяться в його пам'яті по постійБлок таймера 19 (Фіг.З) працює в трьох режиному адресу і СП 18 обновлює їх у кожному фреймах. Режим часу задає центральний процесор 1, мі. Для доступу до пристроїв блоків інтерфейсу 15 записуючи код режиму в блок синхронізації 17. і до пам'яті прийнятих даних і даних для передачі Блок синхронізації 17 передає код на вхід керублоків ППД 16 сигнальний процесор 18 з'єднаний з вання 32 блока таймера 19. даними блоками шиною адреси і даних ШАД 27, У режимі автономної роботи, коли сигнали кещо також підключена до БС 17 і до блока таймера рування на вході 82 синхронного режиму і на вході 19. БС 17 виконує функцію дешифрації пристрою, 102 зовнішніх даних часу пасивні, з виходу 73 друз яким взаємодіє СП 18, сигнали вибору він перегого лічильника-подільника 60 імпульси тривалістю дає по ШС 28 блокам інтерфейсу 15 і блокам ППД половину періоду тактової частоти 33 і з періодом 16, блока таймера 19 на його вхід керування 32. 1 мкс. надходять на тактові входи першого і другоБС 17 формує сигнал переривання на першому го лічильників 39 і 40 і третього тригера 52. Лічивиході переривання 29 по N фреймовим сигналам, льники здійснюють відлік однієї секунди, що фіксущо формують блоки інтерфейсу 15 і передають ється за допомогою другого компаратора 42, до йому по ШС 28, з можливістю визначення, який з N першого входу якого підключений код константи блоків інтерфейсу 15 викликав переривання, і в К2, що в даному випадку рівна 999999, до другого таким чином дає можливість сигнальному процевходу підключені виходи першого і другого лічильсорові 18 синхронізувати процеси обробки з періників 39 і 40. Коли стан першого і другого лічильодом проходження даних. Для керування вхідним ників дорівнює К2 третій тригер 52 по фронту імопором зовнішніх входів 23 і станом зовнішніх випульсу з виходу 73 другого лічильника-подільника ходів 24 блоків інтерфейсу 15 і керування блоком 60 фіксує активний рівень на виході 89 другого таймера 19 з боку ЦП 1 вхід даних БС 17 підклюкомпаратора 42 і ініціює своїм виходом 90 генерачений до внутрішньої шини вводу-виводу 34 блока цію імпульсу другим формувачем імпульсу 53, що моста 21 із шиною РСІ 6, керування записом даних через другий буфер 57 і перший блок 2АБО 58 здійснюватися по першому виходу керування 35, скидає перший і другий лічильники 39, 40 і третій що містить виходи сигналів вибору регістрів блока тригер 52 і по виходу ЗО ініціює переривання програми СП 18, що веде лічильник числа секунд із 17 і вихід сигналу запису. Порт вводу-виводу СП моменту початку роботи. Для визначення часу 18 підключений до внутрішньої шини вводу-виводу події СП 18 зчитує час за допомогою сигналу ви34 блока моста 21 і взаємодіє з ним за допомогою бору регістра часу на вході керування 94 першого другого входу-виходу керування 36, що включає буфера 54 і першого керованого формувача імпувиходи сигналів запису в порт вводу-виводу СП 18 льсу 43, що по фронту сигналу на вході 94 формує адреси і даних, вихід сигналу читання даних, вихід імпульс на тактовому вході 81 регістра часу 44, що сигналу переривання до СП 18 від ЦП 1 і вхід сигперезаписує значення першого і другого лічильниналу переривання від СП 18 до ЦП 1. Перериванків 39,40 у регістр часу 44. Сигнал вибору регістра ня програми від ЦП 1 до СП 18 слідують через часу на вході керування 94 першого буфера 54 шину РСІ 6 тоді, коли ЦП 1 через порт вводудозволяє підключення виходу 93 регістра часу 44 виводу 36 записав в пам'ять СП 18 команду і печерез перший буфер 54 до шини вводу-виводу рериванням ініціює її виконання сигнальним проданих 95. Якщо в момент проходження фронту цесором 18. Переривання від СП 18 до ЦП 1 через сигналу вибору регістра часу на вході 94 присутній шину РСІ 6 слідують тоді, коли СП 18 прийняв па 17 5288 18 активний рівень тактового імпульсу на виході 73 буде встановленим по наступному фронту частоти другого лічильника-подільника 60, то формування на вході 83 Таким чином, якщо сигнал частоти на імпульсу на тактовому вході 81 регістра часу 44 вході 83 присутній постійно, то другий тригер 46 затримується до переходу тактового імпульсу у буде встановлений постійно Якщо на виході 98 пасивний стан Тому тривалість сигналу вибору другого тригера 46 пасивний рівень (другий тригер регістра часу повинна перевищувати тривалість 46 скинутий), то до виходу 99 мультиплексора 48 тактового імпульсу на виході 73 другого лічильнипідключена частота з входу 97 і на виході другого ка-подільника 60 Оскільки регістр часу 44 містить блока 2АБО-НЕ 59 буде рівень, що дозволяє дру20 біт, то перший буфер 54 повинний бути промагому буферу 57 передавати на ВХІД-ВИХІД 92 сигсштабований на формат шини вводу-виводу даних нал 1PPS, якщо другий тригер 46 установлений, то 95 і сигнал на вході керування 94 першого буфера на виході мультиплексора 48 частота з входу 83 і 54 повинен містити сигнали вибору окремих байт на виході другого блока 2АБО-НЕ 59 рівень, що або слів Перший керований формувач імпульсу забороняє передачу другому буферу 57, сигнал 43 ІНІЦІЮЄ сигнал вибору того байта/слова, що чи1PPS приймається по входу-виходу 92 Якщо пертається першим Час події визначається як астроший і другий лічильники 39 і 40 досягли коду секуномічний час початку роботи кожного із ЇМ 5 в принди раніше зовнішнього імпульсу 1PPS і на виході строї, що фіксує ЦП 1, до якого він додає час 89 другого компаратора 42 установився активний тривалості роботи ЇМ 5 в секундах, що веде СП 18, рівень сигналу, то сигналом на виході 98 другого і числа мікросекунд, зчитаних СП 18 у момент події тригера 46 через другий блок 2АБО 61, другий з першого і другого ЛІЧИЛЬНИКІВ 39 і 40 Кожен приблок 21 50 і перший блок 2АБО-НЕ 51 буде знятий йнятий інтерфейсним модулем 5 сигнальний пакет активний сигнал на вході переносу 76 і перший і СКС супроводжується при передачі центральному другий лічильники 39,40 зупиняться в стані 999999 процесорові 1 пакетом часу, що містить число сеі будуть скинуті ЗОВНІШНІМ сигналом 1PPS по вхокунд і мікросекунд з моменту початку роботи до ду-виходу 92 через перший блок 2АБО 58 Якщо моменту фіксації прийому сигнального пакета ЗОВНІШНІЙ сигнал 1PPS надійде раніше, то він скине перший і другий лічильники 39,40 Час подій у У синхронному режимі активний сигнал на пристрої визначається аналогічно попередньому вході 82 Синхронний режим полягає в тому, що режимові Таким чином, таймери усіх ЇМ 5 у приробота першого і другого ЛІЧИЛЬНИКІВ 39 і 40 здійсстрої можна синхронізувати одною частотою по нюється аналогічно попередньому режимові і довходу 97, що підключена до шини синхронізації 14, датково перший лічильник 39 синхронізується з одного з ЇМ 5 Тому різниця ходу таймерів різних періодом К1=125 мкс, що задає перший лічильникЇМ буде визначатися різницею фронтів тактових подільник 55 по внутрішній або ЗОВНІШНІЙ частоті імпульсів на виході 73 другого лічильникасинхронізації таймера, що підключені ВІДПОВІДНО подільника 60 і, з урахуванням малого зсуву часдо входів блока таймера 97 і 83, що підключені тоти на тактовому вході 33 за період синхронізації, відповідно до входу керування 32 і входу шини не перевищує періоду тактових імпульсів, рівного синхронізації 14 Синхронізація відбувається на1 мкс Розрядність першого лічильника 39 повинна ступним чином Нехай у регістр відліку часу 37 і перевищувати розрядність константи К1, якщо перший лічильник 39 записаний деякий час відліку К1=125, то перший лічильник 39, регістр відліку ТО, тоді на виході суматора 38 установиться код часу 37 і суматор 38 - восьмирозрядні, ВІДПОВІДНО Т0+К1 Якщо перший лічильник 39 випереджає другий лічильник 40 дванадцятирозрядний перший ЛІЧИЛЬНИК-ПОДІЛЬНИК 55, то коли його значення стане рівним Т0+К1 перший компаратор 41 Режим ЗОВНІШНІХ даних часу встановлює актиустановить активний рівень сигналу на виході 85, вний рівень сигналу на вході 102 Даний режим що через перший блок 2149 і перший блок 2АБОможе бути встановлений за умови, що підключено НЕ 51 зніме активний сигнал по входу переносу 76 приймач точного часу 9 У залежності від сигналу і зупинить перший лічильник 39 Активний сигнал на вході 82 синхронного режиму таймер працює на виході переносу 72 першого лічильникааналогічно першому або другому режимові і додаподільника 55 дозволить по фронту тактового імтково керується сигналом на вході 102 ЗОВНІШНІХ пульсу з виходу 73 другого лічильника-подільника даних часу, що через другий блок 2АБО-НЕ 59 60 записати в перший лічильник 39 код Т0+К1 По відключає другий буфер 57 і через другий блок задньому фронту сигналу на виході переносу 72 у 2АБО 61 припиняє роботу першого і другого ЛІЧИрегістр відліку часу 37 буде записано наступне ЛЬНИКІВ 39 і 40, якщо вони досягли секунди раніше значення часу відліку Т1=Т0+К1, на виході суматозовнішнього сигналу 1PPS на ВХОДІ-ВИХОДІ 92, сигра 38 установиться значення Т1+К1, що зніме акнал 1PPS також скидає лічильники, якщо вони не тивний рівень сигналу на виході 85 першого комдосягли значення секунди В якості зовнішньої паратора 41 і дозволить роботу першого частоти синхронізації таймера на вході 83 можна лічильника 39 Коли перший лічильник 39 відстає використовувати опорну частоту на виході 11 привід першого лічильника-подільника 55, то по сигймача часу 9, а якщо вона відсутня, то частоту на налу на виході переносу 72 виконується запис навході 97 одного з ЇМ 5 у пристрої В режимі ЗОВНІступного часу відліку в перший лічильник 39 і реШНІХ даних часу на вхід 104 послідовногістр відліку часу 37 Якщо присутній сигнал на паралельного регістра 62 надходять дані часу, що вході зовнішньої частоти 83, то перший тригер 45 синхронізує тактова частота імпульсів на вході буде встановленим і по фронту частоти на вході 105 Якщо на виході 106 послідовно-паралельного 97 дозволить установку другого тригера 46, при регістра 62 виявлений код стартової ПОСЛІДОВНОСТІ, цьому імпульс з виходу 84 першого формувача наприклад, на тлі попередніх логічних одиниць імпульсу 47 скине перший тригер 45, що знову перші чотири нулі, то третій компаратор 65 фор 19 5288 20 мує активний рівень сигналу на виході 108, що цесором у довільний момент наступного фрейму дозволяє установку четвертого тригера 68 по задАналогічно здійснюється передача У довільний ньому фронту імпульсу на вході 105 через інвермомент поточного фрейму СП 18 записує в патор 64, тригер 68 сигналом на виході 112 дозволяє м'ять блоків ППД 16 дані, що у наступному фреймі прийом заданого числа біт коду часу, що контронадходять на входи блоків інтерфейсу 15 і потім у люють третій лічильник 63 і четвертий компаратор лінії 24 Таким чином, у пристрої, що заявляється, 67 Коли стан третього лічильника 63 дорівнює обмін даними СП 18 і ПЦП синхронізований N сигкодові числа біт на другому вході 114 четвертого налами частоти синхронізації даних, тоді як у прикомпаратора 67, то активний рівень сигналу на строі-прототипі обмін синхронізований одною часвиході 115 компаратора 67 дозволяє третьому тотою синхронізації комутаційної матриці керованому формувачу імпульсу 70 по задньому Застосування комутаційної матриці в системі моніфронту імпульсу на вході 105 генерувати імпульс торингу можливо тільки тоді, коли дані ПЦП синна виході 3 1 , що переписує стан послідовнохронізуються одною частотою і між входами ПЦП паралельного регістра 62 у регістр даних часу 66 і відсутня девіація частоти Однак у сучасних комускидає четвертий тригер 68, що скидає третій літаційних системах така умова виконується рідко і чильник 63 Сигнал з другого виходу переривання найбільш типовим є те, що прийомна сторона ПЦП 31 блока таймера 19 ІНІЦІЮЄ переривання програвиділена з одного або декількох каналів передачі ми СП 18 для читання даних часу В циклі зчитуданих з ущільненням і тому вона плезисинхронна вання часу БС 17 генерує сигнал вибору регістра по відношенню до частоти передавальної сторони даних часу по входу 111, що дозволяє підключенОскільки В пристрої, що заявляється, прийом і пеня виходу 110 регістра даних часу 66 до шини редача даних здійснюється на власних частотах вводу-виводу даних 95 Якщо число біт коду часу і кожного з потоків, то він забезпечує більш високу ВІДПОВІДНО регістрів послідовно-паралельного 62 і точність обробки даних у порівнянні з пристроємданих часу 66 перевищує число біт шини вводупрототипом і тому має ІСТОТНІ ВІДМІННОСТІ І ПОЗИТИвиводу даних 95, то третій буфер 69 повинен бути ВНИЙ ефект промасштабованим на розмір шини вводу-виводу У ВІДМІННОСТІ від прототипу, інтерфейсні моду95 (побайтно або послівне) і по входу 111 потрібно лі якого містять два процесори - системний і сигформувати сигнали вибору кожного байта або нальний, аналогічні модулі пристрою, що заявляслова Зчитане з регістру даних часу 66 сигнальється, містять тільки сигнальний процесор, а в разі ним процесором 18 значення часу стане астронопотреби дозволяють забезпечити автономну робомічним часом по наступному сигналу 1PPS, що ту ЇМ, підключивши до додаткового з'єднувача буде прийнятий по входу-виходу 92 і викличе пеPC104plus процесор з функціями системного або реривання програми сигналом на першому виході центрального Даний ПІДХІД ДОЗВОЛЯЄ ЗНИЗИТИ варпереривання ЗО блока таймера 19 У даному ретість пристрою не втративши його функціональних жимі час подій визначає сигнальний процесор 18 властивостей Тому пристрій, що заявляється, у як суму астрономічного часу і значення числа мікпорівнянні з пристроєм-прототипом має ІСТОТНІ росекунд, зчитаних СП у момент поди з першого і ВІДМІННОСТІ і позитивний ефект другого ЛІЧИЛЬНИКІВ 39,40 Кожен прийнятий сигнаПристрій як окремий прилад - багатоканальльний пакет СП супроводжує пакетом коду часу, ний аналізатор протоколів, використовують підякий може бути скоректований центральним пророзділи Укртелекому, Укрчастотнагляду і ряд опецесором з урахуванням годинного пояса раторів зв'язку України і Роси Загальна КІЛЬКІСТЬ приладів приблизно дорівнює 50 штук Пристрій У пристрої, що заявляється, забезпечена мотакож використовують у складі системи моніторинжливість визначення астрономічного часу подій у гу СКС SS7 Укртелекому Термінали системи моніконтрольованій ланці на рівні пристроїв, що ці поторингу на основі пристрою підключені до корподії фіксують і тому тривалість інтервалу від момеративної мережі Укртелекому і синхронізовані за нту виявлення події до визначення її часу мінімачасом з використанням приймачів системи ГЛОльна, забезпечена також апаратна синхронізація HACC/GPS Пристрій у виді автономного інтертаймерів інтерфейсних модулів пристрою, що є фейсного модуля з підключеним до шини істотною ВІДМІННІСТЮ по відношенню до устроюPC104plus системним процесором і центральним прототипу і відомих аналогів процесором у виді портативного комп'ютера У пристрої, що заявляється, ПОСЛІДОВНІ дані в Notebook, що керує віддалено за допомогою мекожному фреймі з виходу блоків інтерфейсу 15, режі Ethernet, реалізовано в КІЛЬКОСТІ 3 шт і викосинхронізовані власними частотами і фреймовими ристовується підрозділами Укртелекому Отже, сигналами, надходять на входи блоків ППД 16, що пропонована корисна модель відповідає критерієві перетворюють їх в паралельну форму і записують "промислова застосовність" у пам'ять, доступну для читання сигнальним про І'ЦФ CM) (к) 91 si \г (15 L\ и II и 01 6 п L і * t і f гг 88ZS 1 £ Z 23 5288 71 24 К2 37 ІП 83 73 97 п_ 85 ZL s s 190 72 п 10} Ъ_ 51 SO 76 tM < 2L 12 зо 73 98 ЗО 40 103 102 73 З О їси 73 WI-^JW і Ш 104 | 62 105 17 * Ш № № 63 102 6S 65 3! 66 64 1 т 95 п П0 ЗІ Зі Ш 112 Ь7 !14 115 Фіг. З Комп'ютерна верстка А Крулевский Підписне Тираж 37 прим Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул Урицького, 45, м Київ, МСП, 03680, Україна ДП "Український інститут промислової власності", вул Глазунова, 1, м Київ - 42, 01601