Спосіб аналогового декодування ітеративних бінарних кодів і декодер для його здійснення

Изобретение относится к области передачи сообщений и может быть использовано в системах телеизмерения, телеуправления и связи и в вычислительной технике. Известны аналоговые способы декодирования кодов и декодеры (устройства) для их осуществления, содержащие операции получения выборок демодулированного сигнала (соответствующи х символам кодового слова), их запоминания и принятие решений о значениях оценок символов и блоки: аналого-цифрового преобразования, управления, решающий, памяти и коммутации (коммутатор) [1, 3, 4, 6, 7]. Наиболее близким по технической сути к заявляемому способу и устройству его реализации является "Способ аналогового декодирования групповых кодов и устройство для его осуществления", выбранные в качестве прототипа [1]. Способ состоит в том, что из входного отрезка либо его сложность, либо снижение помехоустойчивости и увеличение времени декодирования. Последнее ведет к снижению скорости передачи информации [2, 3]. Заявляемый способ декодирования итерационных бинарных кодов и декодер для его осуществления обеспечивают 1) повышение помехоустойчивости передачи сообщений за счет использования оптимального метода декодирования наиболее помехоустойчивого и эффективного класса кодов [2, 7] и 2) уменьшение времени декодирования за счет меньшего количества итераций декодирования при относительно небольших аппаратурных затратах. Отмеченный технический результат достигается тем, что в известный способ аналогового декодирования групповых кодов, сигнала получают и запоминают соответствующего кодовому слову состоящий в том, что из входного сигнала выборок и по знакам решающих получают и запоминают объем множество выборок (значений соответствующи х кодовым сигнала, символам - количество бинарных символов уровня (ступени) кодирования, количество уровней кодирования), выборки подвергают преобразованиям, имеющим итеративный характер, в результате чего получают соответствующую каждому информационному символу решающую функцию по знаку (+ или -) последней определяют значение (0 или 1) соответствующей оценки информационного символа [2] (это соответствует частному случаю прототипа [1], когда символ является двоичный). Недостатком известного способа является то, что при использовании всех проверочных соотношений кода его реализация сложна, а при ее упрощении происходит снижение помехоустойчивости декодирования и возникает необходимость в количестве итерации много большем количества уровней кодирования [2]. Это ведет к снижению скорости передачи информации. Это аналогично случаю в [3]. Известный декодер, реализующий способ аналогового декодирования, содержит аналогоцифровой преобразователь, два блока памяти, коммутатор, решающий блок, блок вывода (информации) и блок управления, при этом последний порознь выходами соединен с управляющими входами всех остальных блоков и входом - с синхронизирующим входом декодера, выход аналого-цифрового преобразователя соединен со входами 1 - го и 2 - го блоков памяти, а его вход - с информационным входом декодера, коммутатор соединен порознь с 1 - ым и 2 - ым блоками памяти, выход коммутатора соединен со входами решающего блока и блока выхода, 2 - ой вход которого соединен с выходом решающего блока, выходы блока вывода соединены с информационным и синхронизирующим выводами декодера. Недостатками известного декодера являются функций оценок соответствующи х определяют значения информационных символов введены следующие существенные признаки: производят итерационно раз неполное (далее просто аналоговое декодирование) аналоговое декодирование (т.е. без принятия решений о значениях оценок символов кода) соответственно уровням кодирования, начиная с декодирования уровня кодирования, так, что в результате аналогового декодирования уровня кодирования получают количества информационных и кодовых символов уровней кодирования) значений сигнала ((достаточных) статистик) пропорциональных логарифму отношения правдоподобия значений (0 и 1) бинарных кодовых символов, полученные статистики используют для декодирования предыдущего уровня кодирования, для декодирования уровня кодирования используют запомненные выборки, значения статистик, полученные при декодировании 1 - го уровня кодирования, (тождественно) определяют значения решающих функций в процессе аналогового декодирования уровня кодирования получают величины, равные: 1) скалярным произведениям между сигналами (векторами статистик) предшествующей сигналов, и полученными в итерационной обработке возможными сигналами кодовых слов (соответствующих векторам статистик) уровня кодирования, 2) экспоненциальным функциям скалярных произведений 3) суммам экспоненциальных функций, соответственно, для значений символов равных 0 и 1, 4) логарифмам полученных сумм 5) их и разностям являющимся входными сигналами (статистиками) для получения сигналов (статистик) в следующей итерации. При этом в декодер, содержащий аналоговоцифровой преобразователь, два блока памяти, коммутатор, решающий блок, блок вывода и блок управления, который порознь выходами соединен с управляющими входами остальных блоков и входом - с синхронизирующим входом декодера, где выход аналого-цифрового преобразователя соединен со входами 1 - го и 2 - го блоков памяти, а его вход - с информационным входом декодера, коммутатор соединен порознь с 1 - ым и 2 - ым блоками памяти, выход коммутатора соединен со входами решающего блока и блока вывода, 2 - ой вход которого соединен с выходом решающего блока, выходы блока вывода соединены с информационным и синхронизирующим выходами декодера, введены генератор сигналов кодовых слов, блок вычитания, 3-ий блок памяти и два идентичных блока получения логарифма правдоподобия, состоящих из последовательно соединенных блока получения скалярных произведений, 1 - ый вход которого соединен с 1 ым, а 2 - ой - 2 - ым входами блока получения логарифма правдоподобия; блока потенцирования; сумматора и блока логарифмирования, выход которого соединен с выходом блока получения логарифма правдоподобия, при этом 1 - ые выходы последних соединены со 2 - ым выходом коммутатора, 2 - ые входы - с 1 - ым и 2 - ым выходами генератора сигналов кодовых слов, а выходы - с 1 - ым 2 - ым входами блока вычитания, выход которого соединен со входом коммутатора, который соединен с 3 - им блоком памяти, вход которого соединен со входом 2 - го блока памяти, управляющие входы введенных блоков порознь соединены с выходами блока управления. На чертеже (фиг.) представлена структурная схема декодера. Декодер содержит аналого-цифровой преобразователь 1, 1 - ый, 2 - ой и 3 - ий блоки памяти 2, 13, 14, соответственно, 1 - ый и 2 - ой идентичные блоки получения логарифма правдоподобия 6 и 10, соответственно блок управления 7, коммутатор 8, генератор сигналов кодовых слов 9, решающий блок 12, блок вывода 15 и блок вычитания 16, при этом блок получения логарифма правдоподобия 6 содержит последовательно соединенные блок получения скалярных произведений 3, блок потенцирования 4, сумматор 5 и блок логарифмирования 11, выход которого соединен с выходом блока получения логарифма правдоподобия 6 и со входом блока вычитания 16, второй вход которого соединен с выходом 2 - го блока получения логарифма правдоподобия 10, а выход - со входом коммутатора 8, который порознь соединен с 1 - ым, 2 - ым и 3 - ым блоками памяти 2, 13 и 14 и 2 - ой выход которого соединен с 1 - ым входом блока получения скалярных произведений 3, являющимся и 1 - м входом блока получения логарифма правдоподобия 6, 2 - ой вход которого, являющийся и 2 - ым входом блока получения скалярных произведений 3, соединен с 1 - ым выходом генератора сигналов кодовых слое 9, 2 - ой выход которого соединен со 2 - ым входом блока получения логарифма правдоподобия 10, 1 - ый вход которого соединен со 2 - ым выходом коммутатора 8, 1 - ый выход которого соединен со входами решающего блока 12 и блока вывода 15, 2 - ой вход которого соединен с выходом решающего блока 12, а 1 - ый и 2 - ой выходы соединены с синхронизирующим и информационным выходами декодера, информационный вход которого соединен со входом аналого-цифрового преобразователя 1, выход которого соединен со входами 1 - го, 2 - го и 3 - го блоков памяти 2, 13 и 14, синхронизирующий вход декодера соединен с блоком управления 7, выходы которого порознь соединены с управляющими входами остальных блоков кодера. Работает декодер в соответствии с предложенным способом декодирования следующим образом. Из входного сигнала в аналогоцифровом преобразователе 1, работающем, как и все блоки, под воздействием блока управления 7, получают множество выборок множеству кодовых символов соответствующи х кодового слова итеративного кода. Полученные выборки записываются в тот из блоков памяти 2, 13, 14, который в данный момент не используется в итерационном процессе декодирования. По окончании декодирования предыдущего кодового слова через коммутатор 8 запомненные выборки поступают в 1 - ый и 2 - ой блоки получения логарифмов правдоподобия 6 и 10. В блоках 6, 10, 2, 13, 14, 8, 9, 16 производится итерационно раз аналоговое декодирование соответственно уровням кодирования, начиная с декодирования уровня кодирования, так, что в результате аналогового декодирования уровня кодирования получают (достаточных) статистик, несущи х всю информацию о значениях (0 или 1) кодовых символов Полученные статистики запоминаются в одном из блоков памяти 2, 13, 14 и используются для декодирования уровня кодирования. Для декодирования уровня кодирования используются запомненные выборки По знакам (+ или -) статистик, полученных при декодировании 1 - го уровня кодирования определяются в решающем блоке 12 значения (0 или 1) оценок информационных символов При этом в процессе аналогового декодирования уровня кодирования получаются величины равные: 1) скалярным произведениям где - независимый от коэффициент. Формула (1) показывает хороший результат [3, 6]. между сигналами (векторами статистик) полученными в предшествующем итерационном цикле обработки сигнала, и возможными двуполярными сигналами (соответствующи х векторам статистик) кодовых слов уровня кодирования, 2) экспоненциальным функциям скалярных произведений 3) суммам и экспоненциальных функций, соответственно, для значений кодовых символов равных 0 и 1, 4) логарифмам полученных сумм и логарифмам отношения их: Последние являются достаточными статистиками [4]. Поэтому здесь отсутствует потеря информации (в процессе любой итерационной обработке сигналов) относительно значений кодовых символов [4]. Это позволяет использовать эти статистики в качестве исходной информации для следующей итерационной обработке сигналов и получать таким образом оптимальный способ декодирования. В процессе итерационной обработки сигналов двуполярные сигналы генерируются в генераторе сигналов кодовых слов 9, скалярные произведения получаются в блоке получения скалярных произведений (корреляторе) 3, экспоненциальные функции подучаются в блоке потенционирования 4, суммирование производится в сумматоре 5, логарифмирование - в блоке логарифмирования 11, вычитание - в блоке вычитания 16, (промежуточные) значения статистик запоминаются и хранятся в двух из тре х (свободных в данный момент времени от процесса запоминания выборок) блоках памяти 2, 13, 14. Для возможности использования декодера в целом для отмеченного неполного декодирования здесь предусмотрен вывод, входного сигнала решающего блока в качестве выходного сигнала декодера. В этом случае (режиме работы) модуль сигнала несет информацию о надежности, а знак о значении оценки соответствующего символа. Дополнительная информация о надежности может быть полезна в некоторых случаях. Как следует из изложенного, обработка сигналов может быть цифровой и поэтому может быть реализована на цифровой элементной базе (микросхемы, микропроцессоры). Подсчет общего количества операций которым характеризуется сложность реализации декодера, определяется формулой Изложенное выше свидетельствует о новизне, достижении указанного технического результата, подтверждает возможность осуществления изобретения, которое может быть использовано в области связи, телеуправления, телеизмерения и вычислительной техники.