Пристрій обчислення модуля комплексного числа

Пристрій обчислення модуля комплексного числа, що містить пристрій визначення абсолютної величини, пристрій обчислення логарифмів, прис трій віднімання, постійний запам'ятовуючий пристрій коефіцієнтів, пристрій множення, який відрізняється тим, що до нього додатково введено пристрій аналізу знакового розряду віднімача, при цьому, вхід пристрою аналізу з'єднаний з виходом переносу пристрою віднімання, а вихід пристрою аналізу знакового розряду з'єднаний з виходом керування комутатором і входом керування пристрою віднімання. Винахід належить до галузі цифрової обчислювальної техніки і може використовуватися в системах цифрового опрацювання радіолокаційної інформації для об'єднання квадратурних каналів. Відомі пристрої обчислення модуля комплексного числа, алгоритми яких побудовані на наближених методах обчислення функції A2 + B 2 , наприклад, наведений в А. с. СРСР № 1136153, що містить два регістри, три суматори, комутатор, обчислювач і перетворювач у додатковий код, або описаний у роботі «Применение цифровой обработки сигналов» під ред. Э. Оппенгейма «Мир». – М., 1980. - С. 324. Основним недоліком цих пристроїв є невисока точність при обчисленні: відносна похибка складає близько 4%. Відомий пристрій обчислення функції A2 + B 2 за А. с. СРСР № 1166102, що містить шість комутаторів, суматор, два регістри, схему порівняння, два квадратори, елементи І, схему порівняння з нулем, блок добування квадратного кореня, лічильник, блок аналізу і синхронізації, обчислення в яких провадяться шляхом наближеного добування кореня квадратного із суми квадратів. До недоліків даного пристрою варто віднести наявність великого обсягу устаткування і складність побудови. Відомий пристрій обчислення функції Z= A2 + B 2 , описаний в А. с. СРСР № 1159014, що містить два блоки визначення модуля числа, схему порівняння, чотири комутатори, шість обчислювачів, три суматори і неповний дешифратор. Недоліком даного пристрою є наявність великого обсягу устаткування і відносна похибка 1-2%. Найбільш близьким за технічною сутністю пристроєм є пристрій обчислення модуля компле ксного числа, описаний в А. с. СРСР № 1439585, що містить два блоки визначення абсолютної величини, блок обчислення логарифмів, пристрій віднімання, комутатор, постійний запам'ятовуючий пристрій коефіцієнтів, блок множення і реалізуючий алгоритм: log 2 D = log 2 MAX { A , B }- log 2 MIN { A , B }, який завжди буде більшим або дорівнюватиме нулю, а з виходу комутатора на вхід блоку множення надходить код: MAX {A , B }, тому відпадає необхідність у формуванні коефіцієнтів: (13) 37694 (11) UA До недоліків даного пристрою варто віднести великий обсяг постійного запам'ятовуючого пристрою для зберігання значень коефіцієнтів: 1 , K= Cosj що складає 16 Кбайт при 14-ти розрядних операндах. В основу винаходу поставлено задачу удосконалення пристрою обчислення модуля шляхом уведення пристрою аналізу знакового розряду віднімача. Вхід цього пристрою сполучений із виходом переносу віднімача, а вихід - із входом керування комутатора і з входом керування віднімача. Тому з виходу віднімача на вхід постійного запам'ятовуючого пристрою, надходить код: A 1 . Cosj (19) Z = MAX { A , B }× 37694 K= множення ПМ. Вихід комутатора 5 сполучений із входом ПМ. Робота пристрою обчислення модуля комплексного числа базується на використанні такого алгоритму: 1 Z = MAX {A , B }× Cosj , 1 , Cos( Arctg 2log 2 D ) і запису цього масиву в ПЗПК. Поставлена задача розв'язується тим, що до заявленого пристрою додатково введено пристрій аналізу знакового розряду віднімача, вхід цього пристрою аналізу поєднано із виходом переносу пристрою віднімання, а вихід пристрою аналізу знакового розряду поєднано із входом керування комутатором і входом керування пристроєм віднімання. Причинно-наслідковий зв'язок між сукупністю ознак, та технічним результатом полягає у наступному. Введення пристрою аналізу знакового результату віднімача з відповідними ознаками, дає можливість знизити в два рази ємність ПЗПК й, відповідно, час завантаження процесора. Таким чином, технічний результат, одержаний при здійсненні даної заявки полягає в тому, що. зменшується обсяг ПЗПК у два рази, відповідно час завантаження і підготовки даних. У даному технічному рішенні постійний запам'ятовуючий пристрій, використовується для формування коефіцієнтів: 1 , K= Cosj де: де Z - модуль комплексного числа А + jB; ½A½, ½B½ - абсолютні значення квадратур комплексного числа; j - аргумент комплексного числа. Для множини і значень комплексних чисел Zi кожному значенню ji відповідає свій коефіцієнт: 1 , Ki = Cosj i при якому: Z i = MAX {Ai , Bi }× K i = . Кут j пропорційний функції: F {log 2 MAX ( A , B ) - log 2 MIN ( A , B )}, і дорівнює: j i = arcctg 2 log 2 MAX ( Ai , Bi )- log2 MIN ( Ai , Bi ) , j = arcctg 2 log2 MAX { A , B }-log2 MIN { A , B } . j лежить у межах від 0 до менш або дорівнює p/4. Функція arcctg в цьому інтервалі дає найбільшу точність при обчисленні кута ji. Використання операції логарифмування для квадратур |Аi|, |Вi| обумовлена відходом від складної технічної реалізації операції ділення: При множенні коефіцієнтів К на код: MAX {A , B } , що надходить із виходу комутатора на вхід блоку множення, на виході блоку множення формується значення модуля комплексного числа: Z = MAX {A , B }× K Ai2 + Bi2 MAX ( A , B ) , MIN ( A , B ) . і заміною її на операцію віднімання логарифмів: На фіг. 1 подано структурну схему пристрою обчислення модуля комплексного числа. Пристрій обчислення модуля комплексного числа містить: пристрій визначення абсолютної величини 1, пристрій обчислення логарифмів Iog2½А½, log2½В½ 2, пристрій віднімання 3, пристрій аналізу знакового розряду віднімача 4, комутатор 5, постійний запам'ятовуючий пристрій коефіцієнтів К 6, пристрій множення 7. Інформаційні входи пристрою визначення абсолютної величини (ПВАВ) 1 сполучені з інформаційними входами операндів А і В, що надходять послідовно в часі. Вихід пристрою ПВАВ сполучений із входом комутатора 5 і пристроєм обчислення логарифмів 2 (ПОЛ). Вихід комутатора 5 сполучений із входом пристрою множення 7 (ПМ). Вихід пристрою обчислення логарифмі в 2 (ПОЛ) сполучений із входом пристрою віднімання 3 (ПВ). Вихід переносу ПВ сполучений із входом пристрою аналізу знакового розряду віднімача 4 (ПАЗРВ), а інформаційний вихід ПВ сполучений з адресними входами 6 ПЗПК. Вихід ПАЗРВ сполучений із входами керування комутатора 5 і входом керування ПВ. Вихід ПЗПК сполучений із входом пристрою log 2 MAX ( A , B ) = log 2 MAX ( A , B ) - log 2 MIN ( A , B ) . MIN ( A , B ) Коефіцієнт: K= 1 , Cosj обмежується вибором 0 < j £ p/4 і лежить у межах 1 £ K £ Ö2. Це підвищує точність обчислення модуля, бо при використанні обчислень працюючих із фіксованою точкою n-розрядний бінарний код використовується для представлення коефіцієнта К, який лежить в діапазоні від 1 до Ö2, а якщо кут j буде лежати в діапазоні більше p/4 і менше p/2, то значення коефіцієнта К наближається до нескінченності. Наприклад: від |А| = 16, |В| = 256 у бінарному коді відповідно |А| = 0000010000 і |В| = 0100000000; Cos j = 0,06238 ; К = 16,031; якщо |А| = 256, |В| =16, то К = 1,0019; точність подання чис 2 37694 ла 16,031 і 1,0019 у бінарній системі числення відрізняється при роботі з фіксованою крапкою. Даний пристрій працює таким чином. На вхід ПВАВ надходять коди операндів Аi і Вi комплексного числа A+jB, на виході ПВАВ утворюються коди |А|, |В|, що надходять на входи комутатора і вхід пристрою обчислення логарифмів (ПОЛ). З виходу ПОЛ утворюється код log2|Ai| і Iog2|Вi|, який надходить на пристрій віднімання ПВ. Пристрій віднімання виконує операцію log2|Ai|-log2|Вi| і видає на вихід переносу Р рівень логічного нуля, якщо log2|A| ³ log2|B|, або рівень логічної одиниці, якщо log2|A| < log2|B|, що надходить на пристріи аналізу знакового розряду віднімача (ПАЗРВ). Якщо логічний рівень Р дорівнює нулю, то з виходу ПАЗРВ надходить сигнал керування на вхід комутатора для пропускання коду |A|, а на вихід віднімача ПВ видається код log2|A| - log2|B|. Якщо логічний рівень Р дорівнює логічній одиниці, то з виходу ПАЗРВ надходить сигнал керування на вхід комутатора для пропускання коду |В|, а на вхід керування віднімача керуючий код для виконання операції log2|B|-log2|A| і видачі на вихід ПВ коду різниці Iog2|В|-log2|A|. З виходу ПВ код різниці логарифмів надходить до адресних входів ПЗПК. З виходу ПЗПК видається код коефіцієнта: Ki = [ 1 Cos arcctg 2 log 2 MAX ( Ai , Bi )-log 2 MIN ( Ai , Bi ) ] , таким чином, на виході комутатора формується код: MAX { Ai , Bi } , а на виході ПЗПК код коефіцієнта Кi, ці коди надходять на входи пристрою множення (ПМ). У результаті перемножування на виході ПМ утворюється код модуля комплексного числа: Z i = MAX {Ai , Bi }× K i При конкретній реалізації пристрою обчислення модуля комплексного числа використовувалися мікросхеми фірм Analog Devices: процесор AD14060LBF-4, ПЗУ фірми Atmel - AT274V040A15ji. Використання об'єкта дозволяє знизити в два рази обсяг ПЗП і відповідно, час завантаження процесора, забезпечує працездатність у реальному масштабі часу. Фіг. __________________________________________________________ ДП "Український інститут промислової власності" (Укрпатент) Україна, 01133, Київ-133, бульв. Лесі Українки, 26 (044) 295-81-42, 295-61-97 __________________________________________________________ Підписано до друку ________ 2001 р. Формат 60х84 1/8. Обсяг ______ обл.-вид. арк. Тираж 50 прим. Зам._______ ____________________________________________________________ УкрІНТЕІ, 03680, Київ-39 МСП, вул. Горького, 180. (044) 268-25-22 ___________________________________________________________ 3