Пристрій для визначення еквівалентності планів багатофакторного експерименту

Пристрій для визначення еквівалентності планів багатофакторного експерименту, що має групу інформаційних входів, два двійкові лічильники, чотири блоки пам'яті, елемент HI, інформаційний вихід, керуючий вхід, елемент І, дві схеми порівняння, перетворювач матриць, детектор фронту, групу інформаційних виходів, причому керуючий вхід з'єднаний із першим входом елемента І, вихід елемента І з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з адресними входами першого блока пам'яті та першою групою входів першої схеми порівняння, група інформаційних входів з'єднана з другою гру U 2 (19) 1 3 шим входом елемента І, вихід елемента І з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з адресними входами першого блока пам'яті та першою групою входів першої схеми порівняння, група інформаційних входів з'єднана з другою групою входів першої схеми порівняння, вихід якої з'єднаний з інформаційним виходом та через елемент HI з'єднаний з другим входом елемента І, виходи першого блока пам'яті з'єднані з першою групою входів перетворювача матриць та адресними входами четвертого блока пам'яті, виходи другого блока пам'яті з'єднані з другою групою входів перетворювача матриць, виходи якого з'єднані з першою групою входів другої схеми порівняння, виходи третього блока пам'яті з'єднані з другою групою входів другої схеми порівняння, вихід детектора фронту з'єднаний з рахунковим входом другого двійкового лічильника, виходи якого з'єднані з інформаційними входами четвертого блока пам'яті та групою інформаційних виходів. Недоліком відомого пристрою є низька надійність. В основу корисної моделі поставлено задачу вдосконалити пристрій для визначення еквівалентності планів багатофакторного експерименту шляхом введення нового складу елементів, та нової організації взаємозв'язків між ними забезпечити більшу надійність роботи. Поставлене завдання вирішується тим, що пристрій для визначення еквівалентності планів багатофакторного експерименту який має групу інформаційних входів, два двійкові лічильники,, чотири блоки пам'яті, елемент НІ, інформаційний вихід, керуючий вхід, елемент І, дві схеми порівняння, перетворювач матриць, детектор фронту, группу інформаційних виходів, причому керуючий вхід з'єднаний із першим входом елемента І, вихід елемента І з'єднаний з рахунковим входом першого двійкового лічильника, виходи якого з'єднані з адресними входами першого блока пам'яті та першою групою входів першої схеми порівняння, група інформаційних входів з'єднана з другою групою входів першої схеми порівняння, вихід якої з'єднаний з інформаційним виходом та через елемент HI з'єднаний з другим входом елемента І, виходи першого блока пам'яті з'єднані з першою групою входів перетворювача матриць та адресними входами четвертого блока пам'яті, виходи другого блока пам'яті з'єднані з другою групою входів перетворювача матриць, виходи якого з'єднані з першою групою входів другої схеми порівняння, виходи третього блока пам'яті з'єднані з другою групою входів другої схеми порівняння, вихід детектора фронту з'єднаний з рахунковим входом другого двійкового лічильника, виходи якого з'єднані з інформаційними входами четвертого блока пам'яті та групою інформаційних виходів, згідно з корисною моделлю містить другий елемент І, елемент затримки, причому виходи другої схеми порівняння з'єднані з першим входом другого елемента І, керуючий вхід з'єднаний з другим входом другого елемента І, вихід якого з'єднаний з входом детектора фронту, вихід детектора фронту 67311 4 з'єднаний через елемент затримки з входом "Запис" четвертого блока пам'яті. Заявлений пристрій має новий склад елементів, та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості винаходу. Технічний результат, як наслідок цих властивостей - більша надійність роботи пристрою. На фіг. 1 представлена функціональна схема пристрою для визначення еквівалентності планів багатофакторного експерименту, який містить групу інформаційних входів 1, два двійкові лічильники, 2,5, чотири блоки пам'яті 3, 14,15,16, елемент HI 6, інформаційний вихід 7, керуючий вхід 9, елемент І 10, дві схеми порівняння 11,13, перетворювач матриць 12, детектор фронту 4, группу інформаційних виходів 8, другий елемент І 17, елемент затримки 18, причому керуючий вхід 9 з'єднаний із першим входом елемента І 10, вихід елемента І 10 з'єднаний з рахунковим входом першого двійкового лічильника 2, виходи якого з'єднані з адресними входами першого блока пам'яті 3 та першою групою входів першої схеми порівняння 11, група інформаційних входів 1 з'єднана з другою групою входів першої схеми порівняння 11, вихід якої з'єднаний з інформаційним виходом 7 та через елемент НІ 6 з'єднаний з другим входом елемента І 10, виходи першого блока пам'яті 3 з'єднані з першою групою входів перетворювача матриць 12 та адресними входами четвертого блока пам'яті 16, виходи другого блока пам'яті 14 з'єднані з другою групою входів перетворювача матриць 12, виходи якого з'єднані з першою групою входів другої схеми порівняння 13, виходи третього блока пам'яті 15 з'єднані з другою групою входів другої схеми порівняння 13, вихід детектора фронту 4 з'єднаний з рахунковим входом другого двійкового лічильника 5, виходи якого з'єднані з інформаційними входами четвертого блока пам'яті 16 та групою інформаційних виходів 8, виходи другої схеми порівняння 13 з'єднані з першим входом другого елемента 117, керуючий вхід 9 з'єднаний з другим входом другого елемента І 17, вихід якого з'єднаний з входом детектора фронту 4, вихід детектора фронту 4 з'єднаний через елемент затримки 18 з входом "Запис" четвертого блока пам'яті 16. Працює пристрій таким чином. На інформаційні входи 1 подається двійковий код значення кількості варіантів перетворень матриць. Спочатку лічильники 2,5 знаходяться в стані "0". На керуючий вхід 9 подаються імпульси, що поступово змінюють стан лічильника 2. Для кожного значення коду, що поступає на перший блок пам'яті З на його виході формується вид перетворень і на виходах перетворювача матриць 12 формується новий вид матриці. Ці значення порівнюються в другій схеми порівняння 13 зі значеннями, що записані в третьому блока пам'яті 15. Якщо значення співпадають, то на виході другої схеми порівняння 13 формується сигнал "1", який через елемент І 17 та детектор фронту 4 поступає на рахунковий вхід двійкового лічильника 5, змінюючи його стан на наступний. В блок пам'яті 16 записується код відповідного перетворення плану сінхронно з керуючим сигна 5 лом на вході 9 через час затримки, який задає елемент затримки 18. Це підвищує надійність роботи пристрою. Якщо перебрані всі варіанти перетворень, то на виході 7 формується сигнал "1" і Комп’ютерна верстка Д. Шеверун 67311 6 елемент І 10 закривається. На інформаційних виходах 8 сформована кількість еквівалентних перетворень планів багатофакторного експерименту. Підписне Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601