Генератор рівномірно розподілених випадкових послідовностей

Генератор рівномірно розподілених випадкових послідовностей, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого під'єднаний до вузла спряження з ПЕОМ, який включає в себе регістр зсуву та ви хідний паралельний регістр, з'єднаний виходами з шиною даних ПЕОМ, елементи "ВИКЛЮЧНЕ АБО", ви ходи яких під'єднані до входів ви хідного паралельного регістра, а входи елементів "ВИКЛЮЧНЕ АБО" з'єднані з виходами регістра зсуву, тактовий генератор, вихід якого C2 2 (19) 1 3 82252 Недоліком цього генератора є невелика швидкість формування випадкових послідовностей, що в декілька разів менша частоти ви хідних імпульсів генераторів шуму. Найбільш близьким по сукупності ознак є генератор рівномірно розподілених випадкових чисел [патент України № 72655 МКІ G06F 7/58, Бюл. №3 від 15.03.2005] що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого під'єднаний до вузла спряження з ПЕОМ, який включає в себе регістр зсуву з кількістю розрядів в два рази більшу від кількості розрядів вихідного паралельного регістру, з'єднаного виходами з шиною даних ПЕОМ, n елементів "ВИКЛЮЧНЕ АБО", входи яких з'єднані з виходами регістру зсуву в довільному порядку, а виходи елементів "ВИКЛЮЧНЕ АБО" під'єднані до входів ви хідного паралельного регістру, тактовий генератор, вихід якого з’єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого під'єднаний до синхровходу ви хідного паралельного регістру та входу тригера «прапора», а його вихід з'єднаний з виходом запиту переривання та через буферний елемент "І" з шиною даних ПЕОМ, і де шифратор адреси, включений входами до шини адреси ПЕОМ, а першим виходом до входу дозволу вихідного паралельного регістру і входу скидання тригера «прапора», і другим виходом до буферного елементу "І". Недоліком цього генератора є невелика швидкість формування випадкових бітів, яка не перевершує частоту ви хідних імпульсів генератора шуму. В основу винаходу поставлена технічна задача підвищення швидкості формування випадкових послідовностей і покращення їх статистичних характеристик шляхом додавання нових схемних елементів і зв'язків. Такий технічний результат може бути досягнутий, якщо в генераторі рівномірно розподілених випадкових послідовностей, що містить вузол генерації випадкових логічних рівнів, який складається з послідовно з'єднаних генератора шуму, підсилювача-обмежувача та лічильного тригера, вихід якого під'єднаний до вузла спряження з ПЕОМ, який включає в себе регістр зсуву та ви хідний паралельний регістр, з'єднаний виходами з шиною даних ПЕОМ, елементи "ВИКЛЮЧНЕ АБО", ви ходи яких під'єднані до входів ви хідного паралельного регістру, а входи елементів "ВИКЛЮЧНЕ АБО" з'єднані з виходами регістру зсуву, тактовий генератор, вихід якого з'єднаний з синхровходом регістру зсуву та входом лічильника імпульсів, вихід якого під'єднаний до синхровходу вихідного паралельного регістру та входу тригера «прапора», а його вихід з'єднаний з виходом запиту переривання та через буферний елемент "І" з шиною даних ПЕОМ, і дешифратор адреси, включений входами до шини адреси ПЕОМ, а першим виходом до входу дозволу вихідного паралельного регістру і входу скидання тригера 4 «прапора», і другим виходом до буферного елементу "І", згідно винаходу, в вузол спряження з ПЕОМ додатково введено n-1 регістрів зсуву, з кількістю розрядів в кожному не менш від кількості розрядів вихідного паралельного регістру, кількість входів у елементів "ВИКЛЮЧНЕ АБО", з'єднаних з виходами кожного регістру зсуву в довільному порядку, збільшено і дорівнює кількості регістрів зсуву, синхровходи регістрів зсуву підключені до виходу тактового генератора, а інформаційні входи додаткових регістрів зсуву з'єднані з виходами додатково введених елементів "ВИКЛЮЧНЕ АБО", входи яких підключені до входу вузла спряження з ПЕОМ і до останніх виходів попередніх регістрів зсуву. Таким чином, введення в генератор рівномірно розподілених випадкових послідовностей додаткових регістрів зсуву і додаткових входів у елементів «ВИКЛЮЧНЕ АБО», входи яких з'єднані з виходами кожного регістра зсуву у довільному порядку, а виходи - з входами паралельного регістру, а також введення додаткових елементів «ВИКЛЮЧНЕ АБО» на інформаційних входах додаткових регістрів зсуву, дозволяє усунути (або значно зменшити) статистичну залежність між сигналами на входах і ви ходах паралельного регістру і таким чином підвищити швидкодію генератора випадкових послідовностей і покращити статистичні характеристики випадкових послідовностей, що генеруються. На рисунку зображена структурна схема генератора рівномірно розподілених випадкових послідовностей. Генератор містить вузол 1 генерації випадкових логічних рівнів, який складається з послідовно з'єднаного генератора 2 шуму, підсилювача-обмежувача 3 і лічильного тригера 4, вихід якого з'єднаний з інформаційним входом першого регістру 5-1 зсуву вузла 6 спряження з ПЕОМ. Інформаційні входи наступних регістрів 52...5-n зсуву з'єднані з виходами елементів 7-2...7n «ВИКЛЮЧНЕ АБО», входи яких підключені до виходу лічильного тригера 4 та до останніх ви ходів усі х попередніх регістрів 5-1...5-n-1 зсуву. Ви ходи кожного регістру 5-1, 5-2...5-n зсуву з'єднані в довільному порядку зі входами елементів 8-1...8-k «ВИКЛЮЧНЕ АБО», виходи яких під'єднані до входів ви хідного паралельного регістру 9, з'єднаного виходами з шиною даних ПЕОМ. Ви хід тактового генератора 10 з'єднаний з синхровходами регістрів 5-1, 5-2...5-n зсуву і входом лічильника 11 імпульсів, вихід якого з'єднаний з синхровходом вихідного паралельного регістру 9 і входом тригера 12 «прапора», вихід якого через буферний елемент 13 "І" з'єднаний з шиною даних ПЕОМ. Деши фратор 14 адреси з'єднаний з шиною адреси ПЕОМ, перший ви хід дешифратора 14 з'єднай з входом скидання тригера 12 «прапора» і з входом дозволу вихідного паралельного регістру 9, а другим - з буферним елементом 13 "І". Генератор рівномірно розподілених випадкових чисел працює наступним чином. На виході генератора 2 шуму формуються імпульси випадкової амплітуди, наступні через випадкові 5 82252 часові інтервали. Амплітуда цих імпульсів підсилювачем-обмежувачем 3 перетворюється в логічні рівні ТТЛ або КМОН мікросхем. Імпульси з виходу підсилювача-обмежувача 3 подаються на вхід лічильного тригера 4, на виході якого формуються логічні рівні, які з рівною імовірністю приймають значення нуля або одиниці в випадкові моменти часу. Випадкові логічні рівні з виходу лічильного тригера 4 записуються в перший регістр 5-1 зсуву з частотою, що визначається тактовим генератором 10. На інформаційні входи наступних регістрів 5-2...5-n зсуву подаються вихідні сигнали елементів 7-2...7-n «ВИКЛЮЧНЕ АБО», входи яких підключені до виходу лічильного тригера 4 та до останніх виходів усі х попередніх регістрів 5-1...5-n1 зсуву. З ви ходів кожного регістру 5-1...5-n зсуву логічні рівні в довільному порядку об'єднуються елементами 8-1.,.8-k «ВИКЛЮЧНЕ АБО» і подаються до входів паралельного регістру 9, з'єднаного виходами з шиною даних ПЕОМ. Лічильник 11 імпульсів через кількість періодів тактового генератора 10, яка перевищує кількість розрядів кожного з регістрів 5-1...5-n зсуву, формує імпульс для запису коду з регістрів 5-1...5-n зсуву у вихідний паралельний регістр 9 і для установи тригера 12 «прапора» в одиничний стан. Вихідний сигнал тригеру 12 «прапора» подається на вихід запиту переривання IRQ ПЕОМ. Виконуючи підпрограму обробки переривання, ПЕОМ зчитує випадкове число з вихідного паралельного регістру 9 на шину даних. Для цього на шину адреси ПЕОМ виставляється адреса порту генератора випадкових послідовностей, що розпізнається дешифратором 14 адреси, і вихідний сигнал дешифратора дозволяє зчитування коду вихідного паралельного регістру 9, а також скидає в нуль тригер 12 «прапора». Стан тригеру «прапора» може бути також прочитаний на шині даних ПЕОМ через буферний елемент 13 "І", на вхід дозволу якого подається імпульс з другого ви ходу деши фратора 14 адреси. Кількість розрядів "k" вихідного паралельного регістру 9 дорівнює кількості розрядів шини даних слотів розширення ПЕОМ. Кількість розрядів кожного з регістрів 5-1...5-n зсуву повинна бути не менш, ніж кількість розрядів вихідного паралельного регістру "k". Кількість регістрів зсуву "n" може бути 2, 3 або більше. Коефіцієнт ділення лічильника 11 повинен бути більший, ніж кількість розрядів у самому довгому з регістрів 5-1...5-n зсуву. 6