Аналого-цифровий перетворювач відносної різниці паралельного типу

Аналого-цифровий перетворювач відносної різниці паралельного типу, що містить подільник напруги з n однакових резисторів, причому подільник напруги одним виводом під'єднаний до землі, має один вхід і n-1 виходів, блок з n-1 компараторів, що мають по два входи і по одному виходу, причому перші входи компараторів під'єднані до відповідних виходів подільника напруги, другі з'єднані між собою, а виходи під'єднані до відповідних входів дешифратора, що має log2 n виходів, які під'єднані до відповідних входів паралельного реєстра, виходи якого є виходами пристрою, генератор тактових імпульсів, який відрізняється тим, що додатково містить двовходовий логічний елемент "і", перший і другий аналогові комутатори, які мають по два сигнальні входи, по одному виходу U 2 (19) 1 3 Цифровой неуравновешенный измерительный мост. Открытия, изобретения, промышленные образцы, товарные знаки, № 47, 1982. Найбільш близьким до пропонованого рішення є аналого-цифровий перетворювач паралельного типу, що містить подільник напруги з n однакових резисторів, причому подільник напруги одним виводом під'єднаний до землі, має один вхід, який є входом опорної напруги і n-1 виходів, блок з n-1 компараторів, що мають по два входи і по одному виходу, причому перші входи компараторів під'єднані до відповідних виходів подільника напруги, другі - з'єднані між собою і є входом пристрою, а виходи під'єднані до відповідних входів дешифратора, що має log2 n виходів, які під'єднані до відповідних входів паралельного реєстра, виходи якого є виходами пристрою, генератор тактових імпульсів, вихід якого під'єднаний до керуючого входу паралельного реєстра (Перебаскин A.B., Бахметьев А.А., Колосов С.О. Интегральные микросхемы: Микросхемы для аналого-цифрового преобразования и средств мультимедиа. - М.: ДОДЭКА, 1996; 384 с.). Однак такий АЦП не дозволяє отримати цифровий код, пропорційний відносній різниці напруг двох сигналів та забезпечити високу швидкодію. В основу корисної моделі поставлено завдання створити АЦП паралельного типу, у якому введення нових елементів дозволило б забезпечити перетворення відносної різниці двох сигналів в еквівалентний цифровий код та високу швидкодію. Поставлене завдання вирішується тим, що АЦП відносної різниці паралельного типу, що містить подільник напруги з n однакових резисторів, причому подільник напруги одним виводом під'єднаний до землі, має один вхід і n-1 виходів, блок з n-1 компараторів, що мають по два входи і по одному виходу, причому перші входи компараторів під'єднані до відповідних виходів подільника напруги, другі - з'єднані між собою, а виходи під'єднані до відповідних входів дешифратора, що має log2 n виходів, які під'єднані до відповідних входів паралельного реєстра, виходи якого є виходами пристрою, генератор тактових імпульсів, згідно корисної моделі додатково містить двовходовий логічний елемент «і», перший і другий аналогові комутатори, які мають по два сигнальні входи, по одному виходу та по одному керуючому входу, n-й компаратор, D-тригер, Ттригер, причому перший вхід логічного елемента «і» є входом дозволу перетворення, а вихід його під'єднаний до керуючого входу паралельного реєстра, входи n-ого компаратора під'єднані до відповідних виходів аналогових комутаторів, D вхід D-тригера під'єднаний до виходу n-го компаратора, а прямий вихід до керуючих входів першого і другого аналогових комутаторів, вхід Т-тригера під'єднаний до виходу генератора тактових імпульсів, прямий вихід - до тактового С входу Dтригера, а інверсний - до другого входу логічного елемента «і», з'єднані між собою другі входи n-1 компараторів під'єднані до виходу першого аналогового комутатора, а вхід подільника напруги до виходу другого аналогового комутатора, перший вхід першого аналогового комутатора та другий 53521 4 вхід другого аналогового комутатора з'єднані між собою і є першим входом пристрою, другий вхід першого аналогового комутатора з'єднаний з першим входом другого аналогового комутатора і є другим входом пристрою, а паралельний реєстр виконаний з інвертуючими виходами. Введення аналогових комутаторів здійснює комутацію входів АЦП таким чином, щоб напруга на вході подільника завжди була більшою від напруги на других входах n-1 компараторів, а це в свою чергу забезпечує правильне функціонування АЦП, тому що в протилежному випадку результат перетворення АЦП буде рівний нулю, що може бути не вірним. Введення n-ого компаратора дозволяє порівнювати вхідні напруги, та в залежності від результату порівняння забезпечити подання через аналогові комутатори більшої за значенням напруги на подільник напруги. Введення D-тригера дозволяє запам’ятовувати результат порівняння n-ого компаратора до наступного імпульсу на С вході та визначати знак результату. Введення Т-тригера забезпечує розділення в часі запам’ятовування результату порівняння n-ого компаратора D-тригером та запам’ятовування результату перетворення паралельним реєстром після того, як дані стануть стабільними. Все це дозволяє отримати на виході АЦП цифровий код, значення якого прямо-пропорційне відносній різниці вхідних напруг та високу швидкодію перетворення. На Фіг. зображена структурна схема пристрою. Пристрій складається з, подільника 1 напруги з n однакових резисторів, причому подільник 1 напруги одним виводом під'єднаний до землі, має один вхід і n-1 виходів, блоку 2 з n-1 компараторів, що мають по два входи і по одному виходу, причому перші входи компараторів під'єднані до відповідних виходів подільника 1 напруги, другі з'єднані між собою, а виходи під'єднані до відповідних входів дешифратора 3, що має log2 n виходів, які під'єднані до відповідних входів паралельного реєстра 4, виходи якого є виходами пристрою, генератора 5 тактових імпульсів, двовходового логічного елементу «і» 6, першого і другого аналогових комутаторів 7, 8, які мають по два сигнальні входи, по одному виходу та по одному керуючому входу, n-ого компаратора 9, D-тригера 10, Т-тригера 11, причому перший вхід логічного; елементу «і» 6 є входом дозволу перетворення, а вихід його під'єднаний до керуючого входу паралельного реєстра 4, входи n-ого компаратора 9 під'єднані до відповідних виходів аналогових комутаторів 7, 8, D вхід D-тригера 10 під'єднаний до виходу n-го компаратора 9, а прямий вихід до керуючих входів першого і другого аналогових комутаторів 7, 8, вхід Т-тригера 11 під'єднаний до виходу генератора 5 тактових імпульсів, прямий вихід - до тактового С входу D-тригера 10, а інверсний - до другого входу логічного елементу «і» 6, з'єднані між собою другі входи n-1 компараторів під'єднані до виходу першого аналогового комутатора 7, а вхід подільника 1 напруги до виходу другого аналогового комутатора 8, пер 5 ший вхід першого аналогового комутатора 7 та другий вхід другого аналогового комутатора 8 з'єднані між собою і є першим входом пристрою, другий вхід першого аналогового комутатора 7 з'єднаний з першим входом другого аналогового комутатора 8 і є другим входом пристрою, а паралельний реєстр виконаний з інвертуючими виходами. Пристрій працює таким чином. Дві вхідні напруги U1 та U2 для порівняння подаються через перший та другий аналогові комутатори 7, 8 на неінвертуючий та інвертуючий входи компаратора 9. Вихід компаратора 9 під'єднаний до D входу Dтригера 10. По імпульсу на С вході, D-тригер 10 зберігає результат порівняння компаратора 9, в залежності від якого перший та другий аналогові комутатори 7, 8 перемикаються так, щоб сигнал більшої амплітуди подавався на вхід дільника напруги 1. Після чого блок 2 компараторів здійснює порівняння однієї вхідної напруги, яка подається на другі входи блоку 2 компараторів, з напругами на виходах дільника 1 напруги. Дешифратор 3 перетворює код, який надходить з виходу блоку 2 компараторів у двійковий код. Цей двійковий код по надходженню імпульсу з виходу логічного елемента «і» 6 зберігається в паралельному реєстрі. Для виключення впливу перехідних процесів, зумовлених перемиканням першого і другого аналогових комутаторів 7, 8, на результат, що запам'ятовується реєстром 4, здійснюється часове розділення імпульсів, які подаються на С вхід Dтригера 10 та на другий вхід логічного елемента «і» 6. Для цього використовується Т-тригер 11, на вхід якого подаються синхроімпульси генератора 5 тактових імпульсів. Відношення вхідних напруг U1 та U2 визначає код на виході дешифратора 3. Тому, при умові, що U1 U2 буде справедливий такий вираз 53521 6 U2 U1 N Nмакс , (1) де N - результат перетворення АЦП, що формується на виході дешифратора 3; Nmax - максимальне значення результату перетворення АЦП, яке завжди є більшим від N. Якщо матиме місце умова U1