Інерційний лічильник

Інерційний лічильник, що містить дешифратор, блок лічильника, який відрізняється тим, що додатково містить пріоритетний шифратор, а блок лічильника виконаний у вигляді ланцюжка повторювачів з елементами І-НІ і RS-тригерами, входи і виходи яких підключені до відповідних однойменних входів і виходів блока лічильника, інверсні Rвходи RS-тригерів сполучені між собою і підключені до інверсного входу обнуління блока лічильника, інші входи елементів І-НІ також сполучені між собою і підключені до інверсного входу стопу блока лічильника, дешифратор і пріоритетний шифратор мають входи дозволу роботи, при цьо U 2 (19) 1 3 Загальними з технічним рішенням, що пропонується ознаками є використання ланцюжка елементів для організації відліку, а також дешифратора. Пристрій підвищує швидкодію двійкового відліку, але він зайве ускладнений і час відліку значний, оскільки існує нерівномірність довжини тимчасових інтервалів між різними станами лічильника, яка вирішується розтягненням тактуючих сигналів, в зв'язку з існуванням ступеневої залежності часу порозрядного двійкового відліку від кількості його розрядів. Найбільш близьким по технічній суті до технічного рішення, що пропонується, є N-розрядний лічильник [Патент Російської федерації №2128878 Н 03 К 23/00 від 1997 p.], що містить дешифратор, блок лічильника з ланцюжка D - тригерів, при цьому N - розрядний лічильник додатково містить шифратор, а блок лічильника, виконаний у вигляді зсуваючого ланцюжка D-тригерів з R-входами, інформаційні D-входи яких, а також виходи, підключені до відповідних однойменних входів і виходів блоку лічильника, R-входи сполучені між собою і підключені до входу обнуління блоку лічильника, входи синхронізації D-тригерів також сполучені між собою і підключені до входу синхронізації блоку лічильника, дешифратор і шифратор мають входи дозволу роботи, при цьому виходи дешифратора підключені до відповідних однойменних входів блоку лічильника, виходи блоку лічильника сполучені з відповідними однойменними входами шифратора, а вихід останнього D-тригеру зсуваючого ланцюжка блоку лічильника сполучений також з шиною "Кінець відліку" N -розрядного лічильника, вхід "Обнуления" N - розрядного лічильника сполучений з однойменним входом блоку лічильника, вхід синхронізації блоку лічильника підключений до шини синхронізації N -розрядного лічильника, шина керуючого сигналу "Запис" якого підключена до входу дозволу роботи дешифратора, а шина керуючого сигналу "Читання" підключена до входу дозволу роботи шифратора, шина вхідних даних N - разрядного лічильника сполучена з відповідними входами дешифратора, шина вихідних даних N разрядного лічильника сполучена з відповідними виходами шифратора, вихід кожного попереднього (починаючи з першого і закінчуючи передостаннім) D-тригеру, ланцюжка, що зсуває, блока лічильника сполучений також з D-входом наступного Dтригеру. Пристрій підвищує швидкодію двійкового відліку, але він зайве ускладнений і час відліку значний, оскільки як функціональні елементи відліку у лічильнику використовуються тригери, що в порівнянні з використанням повторювачів істотно обмежує його швидкодію. В основу моделі поставлена задача створити такий пристрій, в якому реалізоване нове конструктивне виконання блоку лічильника з використанням ланцюжка елементів, (повторювачів) що забезпечують незначні тимчасові затримки на перемикання з одного логічного стану, в інший. Заповнення ланцюжка здійснюється дешифратором, на вхід якого подається двійковий код, а результат перемикання елементів ланцюжка повто 56185 4 рювачів перетворюється пріоритетним шифратором в загальноприйнятий двійковий код, що дозволяє отримати пристрій з розширеними функціональними можливостями і областю застосування. Поставлена задача вирішується інерційним лічильником, що містить дешифратор, блок лічильника з ланцюжка повторювачів, елементів І-НЕ і RS - тригерів, при цьому інерційний лічильник додатково містить пріоритетний шифратор. Блок лічильника, виконаний у вигляді ланцюжка повторювачів, до кожного з яких підключені відповідними входами елементи І-НЕ і наступні за ними RS тригери. До виходів дешифратора підключені входи повторювачів, а виходи повторювачів підключені до відповідних входів елементів І-НЕ. Інверсні виходи елементів І-НЕ підключені до інверсних Sвходів RS -триггерів. Виходи RS - триггерів підключені до відповідних виходів блоку лічильника і до входів пріоритетного шифратора. Інверсні Rвходи сполучені між собою і підключені до інверсного входу обнуления блоку лічильника, інші входи елементів І-НЕ також сполучені між собою і підключені до інверсного входу стопа блоку лічильника, дешифратор і шифратор мають входи дозволу роботи, при цьому виходи дешифратора підключені до відповідних входів блоку лічильника, виходи блоку лічильника сполучені з відповідними однойменними входами пріоритетного шифратора, а вихід останнього повторювача ланцюжка повторювачів блоку лічильника сполучений також з шиною "Кінець відліку", вхід "Обнуління" інерційного лічильника сполучений з однойменним входом блоку лічильника, вхід стопа блоку лічильника підключений до шини "Стоп" інерційного лічильника, шина керуючого сигналу "Запис" якого підключена до входу дозволу роботи дешифратора, а шина керуючого сигналу "Читання" підключена до входу дозволу роботи пріоритетного шифратора, шина вхідних даних інерційного лічильника сполучена з відповідними входами дешифратора, шина вихідних дани інерційного лічильника сполучена з відповідними виходами пріоритетного шифратора, вихід кожного попереднього (починаючи з першого і закінчуючи передостаннім) повторювача ланцюжка повторювачів блоку лічильника сполучений також з входом наступного повторювача. Прямий відлік забезпечується тим, що при і-ому значенні вхідного слова, де і = 0,1,...,(2n-1)(п кількість входів дешифратора, за винятком входу дозволу роботи), одиниця з'являється на виході дешифратора підключеного до (і+1) -ого повторювача зсуваючого ланцюжка блоку лічильника, а пріоритетним шифратором перетворює одиницю зняту з виходу (і+1) -го RS-тригеру блоку лічильника в і-е значення на виходах. Реверсивний відлік забезпечується зміною, на зворотні, послідовностей виходів дешифратора і входів пріоритетного шифратора, за винятком входу дозволу роботи пріоритетного шифратора. Відмітними ознаками пристрою, що пропонується є те, інерційний лічильник додатково містить пріоритетний шифратор, а блок лічильника, виконаний у вигляді ланцюжка повторювачів з елементами І-НЕ і RS-тригерами, входи і виходи яких підключені до відповідних однойменних входів і 5 виходів блоку лічильника. Інверсні R-входи RSтригерів сполучені між собою і підключені до інверсного входу обнуління блоку лічильника, інші входи елементів І-НЕ також сполучені між собою і підключені до інверсного входу стопа блоку лічильника, дешифратор і пріоритетний шифратор мають входи дозволу роботи, при цьому виходи дешифратора підключені до відповідних однойменних входів блоку лічильника, виходи блоку лічильника сполучені з відповідними однойменними входами пріоритетного шифратора, а вихід останнього повторювача ланцюжка повторювачів блоку лічильника сполучений також з шиною "Кінець відліку" інерційного лічильника, вхід "Обнуління" інерційного лічильника сполучений з однойменним входом блоку лічильника, вхід стопа блоку лічильника підключений до діючого інерційного лічильника, шина керуючого сигналу "Запис" якого підключена до входу дозволу роботи дешифратора, а шина керуючого сигналу "Читання" підключена до входу дозволу роботи пріоритетного шифратора, шина вхідних даних інерційного лічильника сполучена з відповідними входами дешифратора, шина вихідних даних інерційного лічильника сполучена з відповідними виходами пріоритетного шифратора, вихід кожного попереднього (починаючи з першого і закінчуючи передостаннім) повторювача ланцюжка повторювачів блоку лічильника сполучений також з входом наступного повторювача. Прямий відлік забезпечується тим, що при і-ому значенні вхідного слова, де і = 0,1,...,(2n-1)(п кількість входів дешифратора, за винятком входу дозволу роботи), одиниця з'являється на виході дешифратора підключеному до (і+1) -ого повторювача зсуваючого ланцюжка блоку лічильника, а пріоритетний шифратор перетворює одиницю зняту з виходу (і+1) -го RS-тригеру блоку лічильника в і-е значення на виходах. Реверсивний відлік забезпечується зміною, на зворотні, послідовностей виходів дешифратора і входів пріоритетного шифратора, за винятком входу дозволу роботи пріоритетного шифратора. Сукупність вище перелічених ознак пристрою, що пропонується дозволяє отримати технічний результат, що полягає в тому, що забезпечується підвищення швидкодії двійкового відліку і досягнення рівномірності довжини тимчасових інтервалів між різними станами лічильника не залежно від кількості його розрядів за рахунок реалізації ступеневої залежності більш низького порядку часу порозрядного двійкового відліку від кількості розрядів і функціональних можливостей, за рахунок можливості реалізації прямого і реверсивного відліку, а також за рахунок використання як відлікових елементів повторювачів, що мають найменший час спрацювання. Тригери використовуються лише для фіксації результату відліку. На фіг. 1 представлена схема пристрою, що пропонується. Пристрій, що пропонується містить (див. фіг. 1) блок 1 лічильника, що складається з ланцюжка повторювачів 1.і, і=1,.., k,(k=2n) елементів І-НЕ 2.і, і=1,.., k і RS - триггерів 3.і, і=1,.., к, при цьому швидкодіючий інерційний лічильник додатково містить 56185 6 пріоритетний шифратор 5 і дешифратор 4. Блок лічильника 1, виконаний у вигляді ланцюжка повторювачів 1.i, i=l,.., k, до кожного з яких підключені відповідними входами елементи І-НЕ 2.і, і=1,.., k і наступні за ними RS - тригери 3.і, і=1,.., к. До виходів дешифратора 4 підключені входи повторювачів 1.і, і=1,.., к, а виходи повторювачів І.і, і=1,.., к, підключені до відповідних входів елементів І-НЕ 2.і, і=1,.., k. Інверсні виходи елементів І-НЕ 2.і, і=1,.., к підключені до інверсних S-входів RS - тригерів 3.і, і=1,.., к. Виходи RS - тригерів 3.і, і=1,.., к, підключені до відповідних виходів блоку лічильника 1 і до входів пріоритетного шифратора 5. Інверсні R-входи RS - тригерів 3.і, і=1,.., k сполучені між собою і підключені до інверсного входу обнуления блоку лічильника, інші входи елементів І-НЕ 2.і, і=1,.., к, також сполучені між собою і підключені до інверсного входу стопа блоку лічильника 1, дешифратор 4 і пріоритетний шифратор 5 мають входи дозволу роботи, при цьому виходи дешифратора 4 підключені до відповідних входів блоку лічильника 1, виходи блоку лічильника 1 сполучені з відповідними однойменними входами пріоритетного шифратора 5, а вихід останнього повторювача ланцюжка повторювачів 1.і, і=1,.., к, блоку лічильника 1 сполучений також з шиною "Кінець відліку", вхід "Обнулення" швидкодіючого інерційного лічильника сполучений з однойменним входом блоку лічильника 1, вхід стопа блоку лічильника 1 підключений до шини "Стоп" швидкодіючого інерційного лічильника, шина керуючого сигналу "Запис" якого підключена до входу дозволу роботи дешифратора 4, а шина керуючого сигналу "Читання" підключена до входу дозволу роботи пріоритетного шифратора 5, шина вхідних даних швидкодіючого інерційного лічильника сполучена з відповідними входами дешифратора 4, шина вихідних даних швидкодіючого інерційного лічильника сполучена з відповідними виходами пріоритетного шифратора 5, вихід кожного попереднього (починаючи з першого і закінчуючи передостаннім) повторювача l.i, i=l,.., k-1, ланцюжки повторювачів блоку лічильника сполучений також з входом наступного повторювача. Реверсивний відлік забезпечується зміною, на зворотні, послідовностей виходів дешифратора 4 і входів пріоритетного шифратора 5, за винятком входу дозволу роботи пріоритетного шифратора 5. Технічна реалізація кожного з блоків і вузлів пристрою, що пропонується фіг.1) не створює будь-яких ускладнень, оскільки вони реалізовані на основі елементарних логічних елементів, RSтриггерів і найпростіших дешифраторі і пріоритетному шифраторі. Робота лічильника заснована на тому, що кожному вхідному слову, в двійковому уявленні, ставиться у відповідність його код у вигляді сукупності нулів і однієї одиниці, який заноситься в ланцюжок повторювачів 1.i, (i=l,.., k) блоку 1 лічильника, і після чого може бути перетворений в слово в двійковому уявленні, відповідно стану RS-тригерів. У залежності від функціонального призначення (додавання або віднімання одиниці) лічильник може бути реалізований з прямим і реверсним відліком. Функціонування обох варіантів лічильни 7 56185 ків відрізняється роботою дешифратора 4 і пріоритетного шифратора 5. Робота пристрою відбувається таким чином. У початковому стані значення на виходах RS - тригерів 3.і, і=1,.., k і повторювачів І.і, і=1,.., k невизначені. Виходи дешифратора 4 знаходяться у високоомному стані (сигнал "Запис" знаходиться в стані логічного нуля). По шині обнуління подають сигнал обнуління, який поступаючи в блок 1 лічильника і далі на відповідні входи RS-тригерів 3.і, (і=1,.., к) встановлює їх в стан "нуля". Після дії сигналу обнуління на шині "Запис" встановлюють керуючий сигнал "Запис", представлений у вигляді логічної "одиниці". Він дозволяє роботу дешифратора 4. При цьому на шині вхідних даних встановлюють код слова, яке повинне бути перетворене в "одиницю" на одному з виходів дешифратора 4. "Одиниця", поступаючи на відповідний вхід одного з повторювачів 3.і, (і=1,.., k), "перемикає" його в стан "одиниця". Сигнал "Запис" не знімається до закінчення відліку. Таким чином почергово в стан логічної одиниці перемикаються наступні в ланцюжку повторювачів 3.і, (і=1,...,k) Комп’ютерна верстка Г. Паяльніков 8 повторювачі, при умові встановлення логічної одиниці на шині "Стоп", відбувається перемикання відповідних елементів І-НЕ 2.і, (і=1,.., к), які в свою чергу встановлюють в стан логічної одиниці відповіді RS-тригери 3.і, (і=1,.., k). Якщо на шині "Читання" встановлюють керуючий сигнал "Читання", представлений у вигляді логічної "одиниці", який дозволяє роботу пріоритетного шифратора 5 (в певні моменти часу на частині входів пріоритетного шифратора 5 знаходиться послідовність з певного числа логічних "одиниць"), то на шині вихідних даних отримують проміжне значення лічильника. По досягненні "одиницею" повторювача 1.k, на виході "Кінець відліку" з'являється "одиниця". Надалі робота пристрою не відрізняється від приведеної. Пристрій, що пропонується на відміну від базового, має високу швидкодію і забезпечує виконання прямого і реверсивного двійкового відліку. Таким чином, забезпечується розширення функціональних можливості і галузей застосування пристрою. Підписне Тираж 26 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601