Пристрій для вимірювання активної та реактивної потужності

ДЛЯ СЛУЖЕБНОГО ПОЛЬЗОВАНИЯ ЭКЗ N » СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК (19) _* (П) Q 0 7 •• * I (50 5 G 01 R 21/00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 1 (21)4406579/21 (22)29 02.88 (71) Львовский политехнический институт им Ленинского комсомола (72) О.М.Доронина, В.Н.Ванько и Г.Н.Лавров (53)621.317.7(088 8) (56) Авторское свидетельство СССР ГЬ 497530, кл. G 01 R 21/06. 1970. ч Авторское свидетельство СССР №855516, кл-GOI R 21/00, 1979. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АКТИВНОЙ И РЕАКТИВНОЙ МОЩНОСТИ (57) Изобретение относится к электроизмерительной технике и может быть использовано в автоматике и энергетике для реализации измерительных преобразователей активной и реактивной мощности. Целью изобретения является увеличение 20-91 точности измерения и упрощение устройства. Цель достигается введением коммутатора 3 позволяющего чередовать во времени обработку цифровых кодов тока и напряжения, и изменением блока 8 управления устройством, который содержит нуль-орган 9, іенєратор 10 опорной частоты, счетчик 11, элемент 12 задержки, ячейку 13 памяти и схему 14 сравнения формирующие 1/4 полушага дискретизации входных сигналов, триггеры 15 и 16, выделяющие соответственно 1 /2 шага и шаг дискретизации, триггер 17, осуществляющий установку в и 0" сумматоров 6 и 7, накапливающий информацию об активной и реактивной мощностях за период, в начале очередного периода. Устройство содержит также калиброванный резистор 1, аналого-цифровой преобразователь 2, ячейку 4 памяти, перемножитель 5, сумматоры 6, 7. 1 з п ф-лы 2 ил. LA С 1652934 Изобретение относится к электроизмерительной технике и может быть использовано в автоматике и энергетике, например, для реализации измерительных преобразователей активной и реактивной мощности. 5 Целью изобретения является повышение точности измерения активной и реактивной мощности с одновременным упрощением устройства. На фиг. 1 представлена блок-схема уст- 10 ройства для измерения активной и реактивной мощности; на фиг. 2 - временные диаграммы его работы. Устройство (фиг.1) содержит калиброванный резистор 1, аналого-цифровой пре- 15 образователь 2, коммутатор 3, ячейку 4 памяти, перемножитель 5, накапливающие сумматоры 6,7 и блок 8 управления. Первый и второй входы коммутатора 3 подключены соответственно к входной шине напряже- 20 ния, соединенной также с входом блока 8 управления, и через калиброванный резистор 1 - к входной шине тока, вход управления- к первому выходу блока 8 управления, а выход-квходуаналого-цифрового преоб- 25 разователя 2. Выходы аналого-цифрового преобразователя 2 соединены с первыми и - через ячейку 4 памяти - с вторыми входами перемножителя 5, а тактовый вход - с вторым выходом блока 8 управления и вхо- 30 дами управления записью перемножителя 5 и накапливающих сумматоров 6 и 7. Выходы перемножителя 5 подключены к входам накапливающих сумматоров 6 и 7, выходы которых являются выходами устройства. Третий выход блока 8 управления соединен 35 с аходом установки в "О" ячейки 4 памяти, четвертый выход - с входами установки в "О" накапливающих сумматоров 6 и 7, пятый выход - с входами управления записью ячейки 4 памяти и регистров памяти накап- 40 ливающих сумматоров 6 и 7, а шестой выход - с входом выбора режима работы накапливающего сумматора 7. котЙ0Ой соединен со счетным входом триггера 15. Прямой и инверсный выходы последнего подключены соответственно к второму выходу блока 8 управления и пятому выходу блока 8, соединенному также со счетным входом триггера 16. Прямой и инверсный выходы триггера 16 подключены соответственно к первому выходу блока 8, соединенному также с входом установки в " 1 " триггера 17, и шестому выходу блока 8, -> четвертый выход которого соединен с выходом триггера 17. Измерение активной и реактивной мощности производится устройством по каждому периоду сигналов контролируемой электрической сети, выделяемому по соседним переходам напряжения U(t) через "0" в одном направлении. В начале очередного периода Т х (фиг 2а) нуль-органом 9 формируется импульс (фиг 26), синхронизированный с импульсом опорной последовательности с выхода генератора 10 опорной частоты, осуществляющий перенос в ячейку 13 памяти кода 1/4 шага ДТх дискретизации входных сигналов из старших разрядов счетчика 11 и установку через некоторое время задержки счетчика 11, триггеров 15-17 и ячейки 4 в состояние "0". В течение Тх схема 14 сравнения сравнивает код ДТ х /4с текущим кодом младших разрядов счетчика 11, на вход которого . поступают импульсы опорной частоты следования с выхода генератора 10. При равен'стве кодов вырабатывается импульс, ограничивающий очередную 1 /4 шага дискретизацию входных сигналов (фиг.2в). Триггеры 15 и 16 производят деление частоты следования импульсов с выхода схемы 14 на 2 и 4, выделяя тем самым текущие полушаги ДТх/2 и шаги ДТ Х дискретизации (фиг.2г, д). В течение второго полушага очередного (|-1)-го шага дискретизации (триггер 16 - в "0") преобразователь 2 при помощи резиБлок 8 управления содержит нуль-орган 45 стора 1 и коммутатора 3 производит выбор9, генератор 10 опорной частоты, счетчик ку и преобразование в цифровой код 11, элемент 12 задержки, ячейку 13 памяти, значения тока \{\\-$1х/2) (триггер 15 схему 14 сравнения кодов и триггеры 15-17, а "0") и переходит в режим хранения (тригВход нуль-органа 9 подключен к входу блогер 15-в"Г). В концеО-1)-гошага/ДТх ]-1)дика 3 управления, вход синхронизации-к вы- 50 скретизации информация с выходов ходу генератора 10 опорной частоты и входу преобразователя 2 переносится в ячейку 4 счетчика 11, а выход - к входу управления памяти. В течение первого полушага j-ro записью ячейки 13 памяти и через элемент шага ( ДТ Х ]) дискретизации {триггер 16 - в 12 задержки - к входам установки в "0" "1") преобразователь 2 при помощи коммусчеічі/жз 11, триггеров 15-17 и третьему вы55 татора 3 производит выборку и преобразоходу блока 8 управления. Выходы младших вание в цифровой код значения напряжения разрядов счетчика 11 соединены с первыми U (tj) (триггер 15 - в "0") и переходит в режим входами схемы 14 сравнения кодов, выходы хранения (триггер 15- в "1"). после чего код старших разрядов - через ячейку памяти U(t) с выходов преобразователя 2 и одновре1 3 - е вторыми входами схемы 14, выход 1652934 менно с ним код i(tj ДТ* /2) с выходов ячейки 4 памяти заносятся в перемножитель 5 и перемножаются там между с о б о й . В конце п е р в о г о полушага ДТ Х ) код U(tj) записывается в ячейку 4 памяти. Во втором полушаге ДТ Х ] код произведения U(tj) и і(і(-ДТ х /2) заносится в сумматоры 6, 7 соответст вечно, прибавляется к содержимому сумматора 6 и вычитывается из содержимого сумматора 7, после чего (в конце ATVj) результаты этих операций записываются в регистры памяти сумматоров 6 и 7. Кроме т о г о , во в т о р о м полушаге ДТ Х ] преобразователь 2 при помощи резистора 1 и коммутатора 3 производит выборку и преобразование в цифровой код значения тока i{tj+ ДТ х /2) (трипер 15 - в "О"), после чего перемножитель 5 производит перемножение кодов U(tj) и i(tj+ ДТх/2 (триггер 15 - в "1"). В конце ДТХІ код i(tj+ ДТх/2) записывается в ячейку памяти, в течение первого полушага (j-M)-ro шага дискретизации код произведения U(tj) и i(tj+ ЛТ х /2іприбавляется к содержимому сумматоров б и 7. 5 Ю ^ 20 25 В результате указанных операций для J-й точки отсчета мощности содержимое 30 сумматоров 6 и 7 изменяется соответственно на значения: 35 /2)] и к концу периода Тх при ДТ Х