Електронна обчислювальна машина

Електронна обчислювальна машина, яка складається з двох компонентів: процесора (11) та оперативної пам'яті (14), що зв'язані між собою системною шиною, що складається з шини даних, шини керування та адресної шини, яка відрізняється тим, що процесор має N-рівневі схеми пам'яті, що складають регістри (10), загальний арифметико-логічний пристрій (АЛП) (8) та окремий 3 34167 Відомі структурні схеми третього покоління ЕОМ на інтегральних схемах, що дало можливість більше удосконалити процесор, побудувати ієрархічн у стр уктур у пам'яті, розширити функції систем переривання програм. [Справочник по цифровой вычислительной технике: (Электрон, вычисл. машины и системы) / Б. Н. Малиновский, В. А. Александров, Б П. Боюн и др.. Под ред. Б Н. Малиновского. - К.: «Те хніка», 1980. – стр.7-8, рис.1.3] Недоліком цих ЕОМ є те, що в якості схем пам'яті застосовуються тригери, а тому обробка загальної та окремої інформації виконується послідовно, що зменшує швидкість процесорів та ЕОМ в цілому. В сучасних ЕОМ, як і в попередніх поколіннях ЕОМ, у пристроях керування в якості пам'яті використовуються тригери. Недоліком цих схем пам'яті є те, що вони змінюють свої стани тільки при появі установчих вхідних сигналів на всій множині вхідних вузлів та кількість станів, що можна запам'ятовувати, не перевищує кількість використовуваних логічних елементів, а, крім того, недоліком ще є те, що вони не змінюють структуру запам'ятання станів цих схем пам'яті. Одноступеневий тригер RSтипу є базовою схемою пам'яті для побудови інших типів тригерів. [И.Н. Букреев и др. Микроэлектронные схемы цифровых устройств Изд. 2-е перераб. и доп. - М: "Сов. радио", 1975. – стр.55-61, рис.2.3]. Сукупність характеристик програмних та апаратних засобів складають поняття архітектури ЕОМ й процесорів. В сучасних ЕОМ виділяють три рівня внутрішньої мови, яким відповідають три рівні керування: алгоритмічний, програмний та мікропрограмний. [Справочник по цифровой вычислительной технике: (процессоры и память) / Б.Н. Малиновский, Е.И. Брюхович, Е.Л. Денисенко и др. / Под ред. Б.Н. Малиновского. - К.: «Техніка», 1979. 366с. - стр.192]. Принцип мікропрограмування реалізується за рахунок включення в структур у процесора спеціального блока пам'яті для збереження мікропрограм. Мікропрограмні процесори надають програмісту додатково до мови команд ефективну мову мікрокоманд. Поряд з цим, принцип мікропрограмування спрощує процес розробки, модифікації та зміни системи команд, а також є інструментом гнучкості функціональної орієнтації ЕОМ й процесорів для розв'язання цілих класів задач. Але мікропрограмний рівень діє послідовно, виконуючи команду за командою, що не дає можливість збільшити швидкість обробки інформації в ЕОМ. Кожний із рівнів може виконувати дві основні функції: слугувати універсальним засобом відображення вхідної мови (тобто мови, на якій формулюється алгоритм задачі) та засобами інтерпретації одних операторів через інші. При цьому усі рівні керування знаходяться в певному ієрархічному зв'язку, який дозволяє робити вираз оператора більш високого рівня через оператори більш низького рівня (Фіг.1). Характер зв'язків між рівнями керування, а також функції кожного з них найбільш суттєво відо 4 бражає особливості архітектури й стр уктури ЕОМ та процесорів. Основою архітектурної та стр уктурної організації сучасних ЕОМ та процесорів є використання принципів програмного та мікропрограмного керування. Програми, що складаються з послідовності команд, знаходяться в оперативній пам'яті. Команда, що подається в процесор на блок керування, реалізується у вигляді мікропрограм, що складаються з послідовності мікрокоманд. [Справочник по цифровой вычислительной технике: (процессоры и память) / Б.Н. Малиновский, Е.И. Брюхович, Е.Л. Денисенко и др. / Под ред. Б.Н. Малиновского. - К.: «Техніка», 1979. 366с. - стр.195]. Ар хітектур у ЕОМ в цілому та головний процесор (Central Processor Unit - CPU) вперше описав в 1946 році американський вчений угорського походження Джон (Янош) фон Непман, який опирався на дослідження Беркса, Моучли, Еккерта, Голдстайна та інших вчених, що працювали над створенням першої ЕОМ. З ти х давніх часів прийнято рахувати, що сучасні ЕОМ та процесори мають таку логічн у структур у: арифметико логічний пристрій, блок керування, блок пам'яті та пристрої введення-виведення. Найбільш близьким до корисної моделі є найпростіший комп'ютер, який складається з двох пристроїв: процесор та оперативна пам'ять, що зв'язані один з одним групою провідників, що називають системною шиною. [Мура ховский В.И. Железо ПК. Новые возможности. - СПб.: Питер, 2005. - 592с. рис. Процесор и память образуют элементарный микрокомпьютер. - стр.29]. Процесор має комірки пам'яті, що називаються регістрами на тригерах. У них дані могуть зберігатися та мінятися. Арифметико-логічний пристрій є головним елементом процесора, що безпосередньо обробляє дані. Дані подаються з регістрів і повертаються у них по мірі обробки. Як відомо, всі сучасні ЕОМ та мікропроцесори є синхронними. В кожному циклі є сигнал, котрий переключає певні тригери. Як дані, так і команди для їх обробки, процесор отримує із комірок оперативної пам'яті по системній шині. В складі системної шини розрізняють: шину даних, адресну шину та шину керування. Всередині процесора є блок кеш-оперативної пам'яті, що працює на частоті самого процесора. Щоб скоротити кількість звернень в оперативну пам'ять, використовується блок кеш-пам'яті. Коли дані кеш-пам'яті будуть потрібні для обробки, то процесор використає їх, але коли потрібні нові дані, то процесор повинен знову звернутися до оперативної пам'яті. Як правило, сучасні процесори мають два блока внутрішньої кеш-пам'яті. Перший блок кеш-пам'яті (1-й рівень) поділений на кеш даних і кеш інструкцій (мікрокоманд). Друга кеш-пам'ять призначена для збереження даних. В деяких моделях процесорів (наприклад, Pentium 4 Extreme Edition) використовується кеш-пам'ять третього рівня. В процесі роботи ЕОМ дані та програми зберігаються в різних областях оперативної пам'яті. За тим, по яким адресам зберігаються команди, що виконуються, слідкує сам процесор за допомогою 5 34167 спеціального регістра, який рахує команди. Вказівки, із яких адресів брати дані, процесор отримує від програм. [Мура ховский В.И. Железо ПК. Новые возможности. - СПб.: Питер, 2005. - 592с. рис. Процесор и память образуют элементарный микрокомпьютер. - стр. 28-30]. Недоліком цих ЕОМ є те, що в якості схем пам'яті застосовуються тригери, а тому обробка загальної та окремої інформації виконується послідовно, що зменшує швидкість процесорів та ЕОМ в цілому. Метою даного винаходу є створення схеми ЕОМ, яка в змозі перебудовува ти алгоритм своєї роботи, одночасно обробляючи загальну та окрему інформацію. Поставлена мета досягається тим, що використовують для побудови ЕОМ такі пристрої, що мають схеми з пам'яттю: процесор, в склад якого входять арифметико-логічний пристрій, пристрій керування та кеш-пам'ять; оперативна пам'ять та зовнішні пристрої з меншою швидкістю, які в корисній моделі, що заявляється, не розглядаються (такі як: монітор, жесткий диск, CD-ROM, клавіатура, принтер, дисководи НГМД, порти введення/виведення тощо) відрізняється тим, що з метою створення схеми ЕОМ, яка в змозі перебудовува ти алгоритм своєї роботи, одночасно обробляючи загальну та окрему інформацію, в пристроях керування та кеш-пам'яті процесора використовуються багаторівневі схеми пам'яті, що мають N-рівнів (N>1) та відповідні зв'язки між процесором і оперативною пам'яттю для отримання N-рівневих інструкцій (команд) і даних одночасно. Принцип ієрархічного програмного керування, який розбиває керуючу інформацію на N рівнів, що дає підстави ввести четвертий рівень керування міліпрограмний, який є загальним по відношенню до мікропрограмного рівня і забезпечує обробку загальної та окремої інформації одночасно, (Фіг.2). Об'єднання двох рівнів керування: міліпрограмного та мікропрограмного як ієрархічного рівня керування в області інструкцій (команд) названий поліпрограмним рівнем керування (Фіг.2). Це дає змогу підвищити швидкість обробки інформації в класі навчаючих алгоритмів (та інших ієрархічних алгоритмів), що змінюються на протязі часу під впливом загальної інформації свою реакцію на ті чи інші вхідні слова. Принцип ієрархічного програмного керування був розглянутий авторами заявки, що подається. [Патент на корисну модель №25816 Структурний автомат. Зареєстровано в Державному реєстрі патентів України на корисні моделі від 27 серпня 2007р. - автори Мі хно Н.Л., Мараховський Л.Ф.]. Розвиток структури, а разом з ними й архітектури ЕОМ та процесорів, був направлений на максимальне збільшення їхній продуктивності, на збільшення застосування апаратним засобом частини програмного забезпечення тощо. Принцип побудови поліпрограмних ЕОМ й процесорів реалізується за рахунок включення в структур у процесора спеціального блока пам'яті для збереження загальної інформації міліпрограм і надає додаткові можливості до мікропрограмних проце 6 сорів в напряму збільшення модифікацій та зміни системи команд ще в процесі роботи блока керування і суттєво приводять до можливості одночасної обробки загальної та окремої інформації. Класична узагальнена структурна схема ЕОМ змінюється у відповідності з принципом ієрархічного програмного керування. Вона виходить із запропонованого уявлення структурного автомата у вигляді композиції блоків: ієрархічного керуючого і операційних, кількість яких залежить від кількості рівнів керуючого блока. На Фіг.3 зображена структурна схема ЕОМ, що заявляється. Структурна схема ЕОМ має два поліпрограмного рівня керування, що виконуються одночасно в кожному циклі, в якому керуючий окремий пристрій реалізує мікропрограми, а керуючий загальний пристрій реалізує міліпрограми. В процесі роботи інструкції міліпрограм (загальних команд) в змозі змінити структур у виконання інструкцій мікрокоманд (окремих команд), що дозволяє збільшити швидкість виконання ієрархічних алгоритмів та збільшити їх гнучкість при розв'язання задач, алгоритми котрих змінюються в процесі їх рішення. Така можливість з'являється при застосуванні в пристроях ЕОМ в якості регістрів елементи Nрівневих схем пам'яті, які запам'ятовують одночасно загальну та окрему інформацію. Відомі N-рівневі схеми пам'яті, які в змозі перебудовувати структур у запам'ятання станів схеми пам'яті та одночасно сприймати для збереження загальну й окрему інформацію. [Схема пам'яті. Патент на корисну модель №29581 від 25 січня 2008р та Схема пам'яті. Патент на корисну модель №29582 від 25 січня 2008р заявників Мі хно Н.Л., Мараховський Л.Ф.]. Для кожного рівня керування можна застосовувати операційний пристрій (арифметикологічний пристрій), а також додаткову кеш-пам'ять на елементах N-рівневих схем пам'яті. Суттєвим в корисній моделі є те, що електронна обчислювальна машина (Фіг.3) складається з двох компонентів: процесора 11 та оперативної пам'яті 14, що зв'язані між собою системною шиною, яка складається з шини даних, шини керування та адресної шини; відрізняється тим, що процесор має N-рівневі схеми пам'яті (наприклад, N=2), що складають регістри 10, загальний арифметико логічний пристрій (АЛП) 8 та окремий АЛП 9, що зв'язані з відповідними блоками керування одного рівня 6 та 7; блоки керування ієрархічно зв'язані від загального 6 до окремого 7; блоки керування 6 та 7 через адресну шину зв'язані з оперативною пам'яттю 14; сама оперативна пам'ять поділена на область даних 12 і область команд 13, котрі відповідно зв'язані через шину керування і шину даних з кеш-пам'яттю 5, яка має ієрархічні регістри для мілікоманд та мікрокоманд 1-2 та регістри для загальних даних 3 і окремих даних 4, які відповідно зв'язані блоками керування 6 та 7 і з блоками АЛП 8 та 9; блоки кеш-пам'яті 3 та 4 мають зворотній зв'язок по шині даних з областю даних 12. Функціонально електронна обчислювальна машина синхронна. Запис даних та команд з опе 7 ративної пам'яті регістри і кеш-пам'ять здійснюється по тактовому сигналу. Потім відповідні дані для обробки поступають по шині на АЛП. Коли усе виконано, то АЛП приступає до роботи. Після обчислення результати передаються шині даних регістрів. АЛП може на протязі одного циклу читати і записувати дані в регістр. Як дані, так і полікоманди для їхній обробки процесор отримує із комірок оперативної пам'яті. Полікоманди поділяються на загальні команди, з котрих складається міліпрограма, та окремі команди, з котрих складаються 34167 8 мікропрограми. Ці дві команди одночасно подаються на відповідні рівні N-рівневих схем пам'яті (наприклад, N=2) блоків керування процесора, які в одному циклі реалізують ієрархічні змінюючи алгоритми. Це дає можливість збільшення швидкості роботи ієрархічних пристроїв керування, що одночасно можуть обробляти загальну та окрему інформацію, перед відомими ЕОМ зі пам'яттю на тригерах. 9 Комп’ютерна в ерстка І.Скворцов а 34167 Підписне 10 Тираж 26 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601