Мараховський Леонід Федорович

Номер патенту: 88895

Опубліковано: 10.04.2014

Автори: Москвін Максим Вікторович, Москвін Вадим Вікторович, Мараховський Леонід Федорович, Осадча Ганна Андрієвна

МПК: F15C 1/10

Мітки: катастрофічних, схемах, пристрій, елементах, пам'яті, відмов, знаходження, базових, і-ні

Формула / Реферат:

Пристрій для знаходження катастрофічних відмов в базових схемах пам'яті, що містить  елементів І-НІ, один із входів елементів з'єднаний з вхідною шиною установки схеми пам'яті в один із станів, коли схеми пам'яті розбити на  груп, а коли схеми пам'яті розбити на

Номер патенту: 84889

Опубліковано: 11.11.2013

Автори: Осадча Ганна Андрієвна, Москвін Вадим Вікторович, Москвін Максим Вікторович, Мараховський Леонід Федорович

МПК: G06N 7/00

Мітки: пристрій, схемах, пам'яті, базових, елементах, або-ні, знаходження, катастрофічних, відмов

Формула / Реферат:

Пристрій для знаходження катастрофічних відмов в базових схемах пам'яті, що містить n елементів АБО-НІ, один із входів елементів з'єднаний з вхідною шиною установки схеми пам'яті в один із станів, коли схеми пам'яті розбиті на m(m≤n) груп, а коли схеми пам'яті розбиті на m(m<n) груп, то другий із входів елементів АБО-НІ з'єднаний з вхідною шиною збереження станів схеми пам'яті, групи містять довільну кількість q взаємно не з'єднаних...

Номер патенту: 87871

Опубліковано: 25.08.2009

Автори: Мараховський Леонід Федорович, Міхно Наталія Леонідівна

МПК: G06F 9/00

Мітки: керування, пристрій, мікропрограмний

Формула / Реферат:

Мікропрограмний пристрій керування з матричною структурою, що складається із дешифратора, двох матриць C і S, двох регістрів  і , двох вентилів І-НІ, причому перший вентиль І-НІ, на один вхід якого надходить синхроімпульс t2, а на другий вхід – вихід регістра

Номер патенту: 34167

Опубліковано: 25.07.2008

Автори: Мараховський Леонід Федорович, Міхно Наталія Леонідівна

МПК: G06F 17/00

Мітки: машина, електронна, обчислювальна

Формула / Реферат:

Електронна обчислювальна машина, яка складається з двох компонентів: процесора (11) та оперативної пам'яті (14), що зв'язані між собою системною шиною, що складається з шини даних, шини керування та адресної шини, яка відрізняється тим, що процесор має N-рівневі схеми пам'яті, що складають регістри (10), загальний арифметико-логічний пристрій (АЛП) (8) та окремий АЛП (9), що зв'язані з відповідними блоками керування одного рівня (6, 7), блоки...

Номер патенту: 34166

Опубліковано: 25.07.2008

Автори: Погребняк Віталій Дмитрович, Мараховський Леонід Федорович, Міхно Наталія Леонідівна

МПК: H03K 29/00

Мітки: схема, пам'яті

Формула / Реферат:

Схема пам'яті, що містить n елементів I-НІ та/або АБО-НІ, один з входів елементів з'єднаний з вхідною шиною установки схеми пам'яті в один із станів, елементи І-НI та/або АБО-НI розбиті на m (m<n) груп, які містять довільну кількість q взаємно не з'єднаних по виходу елементів І-НI та/або АБО-НI, причому всі входи елементів І-HI та/або АБО-НI будь-якої групи з'єднані відповідно з виходами кожного елемента І-НI та/або АБО-НІ інших груп, яка...

Номер патенту: 29582

Опубліковано: 25.01.2008

Автори: Мараховський Леонід Федорович, Міхно Наталія Леонідівна

МПК: G05B 11/42

Мітки: пам'яті, схема

Формула / Реферат:

Схема пам'яті (СП) з керуючими входами, за допомогою яких забезпечується можливість переключення їх в будь-який стійкий стан, що складається із n логічних елементів І-НІ та/або АБО-НІ, яка відрізняється тим, що з метою створення схеми пам'яті, що складається із j(j &sup3; 2) схем пам'яті (СПj), кожна з яких складається із nj (nj &sup3; 3) логічних K-входових елементів І-НІ та/або АБО-НІ з навантажувальною здатністю Р1 (Р1 > nj),...

Номер патенту: 29581

Опубліковано: 25.01.2008

Автори: Мараховський Леонід Федорович, Міхно Наталія Леонідовна

МПК: G05B 11/42

Мітки: пам'яті, схема

Формула / Реферат:

Схема пам'яті (СП) з керуючими входами, за допомогою яких забезпечується можливість переключення їх в будь-який стійкий стан, що складається із n логічних елементів І-НІ та/або АБО-НІ, яка відрізняється тим, що будується на j(j &sup3; 2) схемах пам'яті (СПj), кожна з яких складається із nj (nj &sup3; 3) логічних K-входових елементів І-НІ та/або АБО-НІ з навантажувальною здатністю Р1, розбитих на

Номер патенту: 25816

Опубліковано: 27.08.2007

Автори: Міхно Наталія Леонідівна, Мараховський Леонід Федорович

МПК: G06F 1/00

Мітки: автомат, структурний

Формула / Реферат:

Структурний автомат, що складається з двох частин: з комбінаційної схеми логічного перетворювача і регістра на тригерах, що з'єднані між собою послідовно і мають вхідні х і вихідні у полюси, який відрізняється тим, що для одночасної обробки окремої і загальної інформації використовують паралельний (K+1)-рівневий регістр на елементарних автоматах, які складаються із багатофункціональних схем пам'яті (БФСП), в окремих (або в усіх) групах яких...