Пристрій канального кодування

Пристрій канального кодування, який містить генератор синхроімпульсів, перший, другий та третій лічильники імпульсів, інвертор, схему І, схему 2І-НІ, формувач імпульсів, перший та другий лічильні тригери, перший та другий регістри зсуву, дешифратор, паралельний регістр, першийвосьмий блоки пам'яті, блок запису, цифровий компаратор, шину опорного коду та вхідну шину, причому вхідна шина під'єднана до інформаційного входу першого регістра зсуву, вхід синхронізації якого з'єднаний із входом синхронізації третього лічильника імпульсів третім виходом другого лічильника імпульсів, вихід генератора синхроімпульсів під'єднано до входів синхронізації першого та другого лічильників імпульсів, вхід інвертора з'єднано із входом синхронізації паралельного регістра, а вихід першого інвертора під'єднано до входу синхронізації першого лічильного тригера, вихід якого під'єднано до входу встановлення режиму роботи другого регістра зсуву, а вхід встановлення нуля зв'язано з виходом формувача імпульсів, перший-дванадцятий входи паралельного регістра під'єднано до першого-дванадцятого виходів першого регістра зсуву, а перший-дванадцятий виходи паралельного регістра з'єднано з першим U 2 (19) 1 3 ровій компаратор, шину опорного коду та вхідну шину, причому вхідна шина під'єднана до інформаційного входу першого регістру зсуву, вхід синхронізації якого з'єднаний із входом синхронізації третього лічильника імпульсів третім виходом другого лічильника імпульсів, вихід генератора синхроімпульсів під'єднано до входів синхронізації першого та другого лічильника імпульсів, вхід інвертора з'єднано із входом синхронізації паралельного регістра, а вихід першого інвертора під'єднань до входу синхронізації першого лічильного тригера, вихід якого під'єднано до входу встановлення режиму роботи другого регістра зсуву, а вхід встановлення нуля зв'язано з виходом формувача імпульсів, перший-десятий входи паралельного регістру під'єднано до першого-десятого виходів першого регістра зсуву, а перший-десятий виходи паралельного регістра з'єднано з першим-десятим виходом цифрового компаратора, виходи якого також з'єднано з шиною опорного коду, першийвосьмий виходи паралельного регістра з'єднано з першим-восьмим входами першого та другого блока пам'яті, перші-десяті виходи першого та другого блоків пам'яті під'єднано до першогодесятого інформаційного входу другого регістра зсуву, вихід цифрового компаратора під'єднано до одинадцятого входу третього регістра, вихід якого з'єднано з входом синхронізації другого тригера, прямий вхід якого під'єднано до блока запису, а інверсний - до свого інформаційного входу, перший-другий вхід третього лічильника імпульсів під'єднано до першого-другого входу схеми 2І-НІ, виходи якої з'єднано із входом синхронізації паралельного регістра та формувача імпульсів, вихід першого лічильника імпульсів під'єднано до входу інвертора, перший-третій виходи другого лічильника імпульсів під'єднано до першого-третього виходів другого елемента "І" відповідно, вихід якого з'єднано з входом встановлення в одиницю другого лічильника імпульсів, дев'ятий-десятий виходи другого регістру під'єднано відповідно до першого-другого входів дешифратора, першийчетвертий виходи якого під'єднано до виходів управління режимами першого, другого, третього та четвертого блоків пам'яті, дешифратор, до першого-третього входів якого під'єднанні дев'ятий-одинадцятий виходи паралельного регістра, причому, в пристрої канального кодування введено п'ятий, шостий, сьомий та восьмий блоки пам'яті, перший-восьмий виходи дешифратора під'єднано до входів управління режимами першого, другого, третього та четвертого, п'ятого, шостого, сьомого, восьмого блоків пам'яті, причому в даній схемі використовується три розрядний дешифратор. Недолік пристрою - низька швидкодія за рахунок недостатньої щільність запису цифрової інформації на магнітний носій. В основу корисної моделі поставлено задачу розробки пристрою канального кодування, в якому за рахунок введення нових блоків та зв'язків між ними досягається збільшення щільності запису інформації на магнітний носій при збереженні умов самосинхронізації, що дозволяє збільшити кількість інформації, яка записується на звичайний 40568 4 магнітний носій при використанні перекодування в код Каутса-Фібоначчі з параметрами n=12, m=13, d=0, k=3. Поставлена задача досягається тим, що в пристрій канального кодування, який містить генератор синхроімпульсів, перший, другий та третій лічильники імпульсів, інвертор, схему І, схему 2ІНІ, формувач імпульсів, перший та другий лічильний тригери, перший та другий регістри зсуву, дешифратор, паралельний регістр, перший, другий,третій та четвертий блоки пам'яті, блок запису, цифровій компаратор, шину опорного коду та вхідну шину, причому вхідна шина підє'днана до інформаційного входу першого регістру зсуву, вхід синхронізації якого з'єднаний із входом синхронізації третього лічильника імпульсів третім виходом другого лічильника імпульсів, вихід генератора синхроімпульсів підє'днано до входів синхронізації першого та другого лічильника імпульсів, вхід інвертора з'єднано із входом синхронізації паралельного регістра, а вихід першого інвертора під'єднань до входу синхронізації першого лічильного тригера, вихід якого під'єднано до входу встановлення режиму роботи другого регістра зсуву, а вхід встановлення нуля зв'язано з виходом формувача імпульсів, перший-десятий входи паралельного регістру під'єднано до першого-десятого виходів першого регістра зсуву, а перший-десятий виходи паралельного регістра з'єднано з першим-десятим виходом цифрового компаратора, виходи якого також з'єднано з шиною опорного коду, першийвосьмий виходи паралельного регістра з'єднано з першим-восьмим входами першого та другого блока пам'яті, перші-десяті виходи першого та другого блоків пам'яті під'єднано до першогодесятого інформаційного входу другого регістра зсуву, вихід цифрового компаратора під'єднано до одинадцятого входу третього регістра, вихід якого з'єднано з входом синхронізації другого тригера, прямий вхід якого під'єднано до блока запису, а інверсний - до свого інформаційного входу, перший-другий вхід третього лічильника імпульсів під'єднано до першого-другого входу схеми 2І-НІ, виходи якої з'єднано із входом синхронізації паралельного регістра та формувача імпульсів, вихід першого лічильника імпульсів під'єднано до входу інвертора, перший-третій виходи другого лічильника імпульсів під'єднано до першого-третього виходів другого елемента "І" відповідно, вихід якого з'єднано з входом встановлення в одиницю другого лічильника імпульсів, дев'ятий-десятий виходи другого регістру під'єднано відповідно до першого-другого входів дешифратора, першийчетвертий виходи якого під'єднано до виходів управління режимами першого, другого, третього та четвертого блоків пам'яті, дешифратор, до першого-третього входів якого під'єднанні дев'ятий-одинадцятий виходи паралельного регістра, причому, в пристрій канального кодування введено дев'ятий-шістнадцятий блоки пам'яті, першийшістнадцятий виходи дешифратора під'єднано до входів управління режимами першого - шістнадцятого блоків пам'яті. На Фіг.1 представлено функціональну схему пристрою канального кодування. 5 На Фіг.2 представленні часові діаграми роботи пристрою канального кодування. Пристрій складається з генератора синхроімпульсів 1 від'єднаного входом до лічильного входу першого 2 і другого 3 лічильники імпульсів. Вихід першого лічильника 2 з'єднаний із входом інвертора 8 та синхровходом другого регістру зсуву 22, вихід інвертора 8 з'єднаний із синхровходом першого тригера 12, вихід якого під'єднано до керуючого входу другого регістру зсуву 22, вихід якого з'єднано із лічильним входом другого тригера 23, інверсний вихід якого з'єднано із інформаційним входом цього тригера, а прямий вихід з'єднано з входом блоку запису 24. Вихід блоку запису 24 з'єднаний із магнітною голівкою на кресленні не показано. Виходи другого лічильника імпульсів 3 зв'язані через елемент "І" 9 з його входом скидання в нуль. При цьому один із виходів другого лічильники імпульсів 3 під'єднаний до синхровходу третього лічильники імпульсів 4 та синхровходу першого регістру 5. Виходи третього лічильника імпульсів 4 під'єднанні до входу схеми 2І-НІ 10, вихід якої з'єднано із формувачем імпульсів 11 та синхровходом паралельного регістру 7. Вихід формувача імпульсів 11 з'єднано із входом встановлення в одиницю першого тригера 12. До інформаційного входу D першого регістру 5 підключена вхідна шина 25, перший-дванадцятий інформаційні виходи першого регістру 5 під'єднанні до першого-дванадцятого інформаційних входів другого регістру 7. Перший-дванадцятий виходи другого регістру 7 з'єднані із першим-дванадцятим. А входом компаратора 13, а виходи В цифрового компаратора 13 під'єднанні до шини опорного сигналу 26, вихід цифрового компаратора 13 з'єднаний із інформаційним входом D 13 другого регістру зсуву 22. Перший-дев'ятий виходи паралельного регістру 7 під'єднанні до першого-дев'ятого адресного входу (А1-А9) першого 14, другого 15, третього 16, четвертого 17, п'ятого 18, шостого 19, сьомого 20, восьмого 21 та дев'ятого-шістнадцятого відповідно 27-34 блоків пам'яті, виходи яких під'єднанні до першого-дванадцятого інформаційних входів другого регістру зсуву 22. Десятий одинадцятий та дванадцятий виходи паралельного регістру 7 під'єднанні до входів дешифратора 6, виходи якого з'єднані із входами установки режиму роботи Е відповідно до першого 14, другого 15, третього 16, четвертого 17, п'ятого 18, шостого 19, сьомого 20, восьмого 21 та дев'ятого-шістнадцятого відповідно 27-34 блоків пам'яті. В запропонованому пристрої кодування двійкового дванадцятирозрядного коду в тринадцятирозрядний код Каутса-Фібоначчі інформаційне дванадцятирозрядне слово розвертається за допомогою першого регістру 5 з послідовної двійкової форми в паралельну. В подальшому за допомогою елементів 14, 15, 16, 17, 18, 19, 20, 21, 2734 це слово перетворюється у тринадцятирозрядне кодове слово Каутса-Фібоначчі. За допомогою другого регістру 22 паралельне кодове тринадцятирозрядне слово Каутса-Фібоначчі також переводиться у послідовну форму і подається на блок запису 24 для подальшої реєстрації на магнітний носій (стрічка, диск). 40568 6 Пристрій працює таким чином. Вхідний двійковий код розділяють на рівномірні часові послідовності по дванадцять бітових інтервалів, перетворюють за допомогою канальних кодів КаутсаФібоначчі в тринадцятисимвольні послідовності і в подальшому в струм запису. Сигнал тактової частоти (Фіг.2а), сформований генератором 1 ділиться на 12 за допомогою першого лічильника імпульсів 2 (Фіг.2б), та на 13 за допомогою другого лічильника імпульсів 3 (Фіг.2в). Інформаційні сигнали в двійковому коді з виходу першого регістра 5 записуються в другий регістр 7 в момент позитивного перепаду сигналу, який надходить із виходу схеми 2І-НІ 10 (Фіг.2г). Вихідні імпульси формувача імпульсів 11 (Фіг.2д) надходять на вхід встановлення в одиницю першого тригера 12 вихідний сигнал (Фіг.2е) якого подається на вхід установки режиму роботи Е другого регістру зсуву 22л встановлює режим паралельного чи послідовного зсуву. В блоках пам'яті 14, 15, 16, 17, 18, 19, 20, 21, 27-34 виконується перекодування інформації із дванадцятирозрядного двійкового коду у тринадцятирозрядний код Каутса-Фібоначчі. Другий регістр зсуву 22 перетворює паралельний запис цього коду в послідовний зсув кодової інформації, яка після перетворення надходить в блок запису 24 для формування сигналів запису на магнітний носій. В загальному випадку канального кодування інформаційні комбінації з n-символів двійкового коду заміщується групою з т-символів канального коду. При цьому відношення числа символів n до m визначає параметр, який називається кодовою швидкістю Vk=n/m Параметр кодової швидкості характеризує ступінь зменшення швидкості проходження інформації через фізичний канал магнітної реєстрації при її заміщенні за методами канального кодування. Як правило, чим вища кодова швидкість канального коду, тим менша його надлишковість H=((m-n)/n)*100% Канальні коди є кодами з обмеженням довжини нулів та одиниць. Обмеження довжини серій символів канального коду дозволяє забезпечити можливість самосинхронізації каналу цифрової магнітної реєстрації. З точки зору самосинхронізації усі методи канального кодування можуть бути охарактеризовані параметрами d та k, причому, параметр d визначає мінімальну кількість нулів між сусідніми одиницями (при реакції на одиницю), параметр k визначає максимальну кількість нулів між двома одиницями. Ступінь самосинхронізації буде тим більший, чим менше відношення максимально та мінімальної довжини переходів намагніченості носія інформації, що визначаються як: Tmin=Vk*(d+1)*T Tmax=Vk*(k+1)*T де Т - довжина тактового інтервалу, що відповідає одному біту, записаному за методом БПНМ (без повернення до нуля модифікований). Ступінь самосинхронізації оцінюється коефіцієнтом самосинхронізації, що визначається як: Ks=Tmax/Tmin=(Vk*(k+1)*T)/(Vk*(d+1)*T)= =(k+1)/(d+1) 7 40568 На практиці значення коефіцієнту самосинхронізації вибирають в межах Ks=2…4. Для визначення параметру густини переходу намагніченості носія інформації, що характеризує можливу щільність та швидкість реєстрації інформації, використовують параметр, який називається коефіцієнтом можливої густини. Цей коефіцієнт визначається як: Km=Тmin/Т і має тим більше значення, чим дальше рознесені по магнітному носію переходи намагніченості. Рознесення переходів дозволяє зменшувати верхню частоту в спектрі канального коду та звужувати АЧХ каналу або ж у існуючому каналі реєструвати інформацію з більшою швидкістю. На практиці проведення операції заміщення n – символів двійкової інформації на m-символів канального коду призводить до появи надлишковості і, при d=0 параметр Tmin=0. В той же час, можливе значення коефіцієнта збільшення швидкості реєстрації обернено пропорційно пов'язане з параметром вікна детектування. Вікно детектування визначає можливість правильного розпізнавання імпульсів сигналів на виході каналу магнітної реєстрації і залежить від кодової швидкості та довжини тактового інтервалу: Tg=Vk*T Зменшення вікна детектування призводить до значного ускладнення схем відтворення на виході каналу магнітної реєстрації. Враховуючи взаємо-зворотну дію коефіцієнта густини переходів намагніченості та вікна детекту 8 вання слід застосовувати деякий комплексний показник. Назвемо його коефіцієнтом ефективної густини переходів намагніченості, визначається як: Kem=Km*Tg/T=Km*Vk Виконавши деякі спрощення шляхом підстановки Tg/Т=Vk, Tmin=Vk*(d+1)*T, Vk=n/m одержимо Kem=n2*(d+1)/m2 aбo Kem=Vk2*(d+1) Використовуючи коефіцієнт Kem, вибір канального коду проводять виходячи із максимального його значення Ks=2...4. Задачу побудови оптимального канального коду можна вирішити шляхом використання рекурентних рядів Каутса-Фібоначчі, для яких вага члена ряду в любій позиції дорівнює деякій сумі попередніх членів ряду. Таке відображення дозволяє, при проведенні операції кодування одержувати обмеженні серії нулів та одиниць, що забезпечує самосинхронізацію. Найбільш поширенні числові ряди Каутса-Фібоначчі позначення відповідних їм канальних кодів наведені в таблиці 1. Порівняльний аналіз відомих та запропонованих канальних кодів по параметрах синхронізації Ks та Kem дозволяє побудувати таблицю 2, з якої можна зробити висновок, що при однаковому коефіцієнті самосинхронізації коди з параметрами n=12, m=13, d=0, k=3. дозволяють забезпечити найбільш високе значення коефіцієнту ефективної густини переходів намагніченості Kem, причому він зростає відповідно збільшенню кількості розрядів коду. Використання корисної моделі дозволяє збільшити щільність запису на магнітний носій при умові самосинхронізації. Таблиця 1 Умовне зображення канального коду КФ (d,k) КФ(0,1) КФ(0,2) КФ(0,3) КФ(1,2) КФ(1,3) КФ(1,4) КФ(2,3) Породжуюча формула Yi=Yi-1+Yi-2 Yi=Yi-1+Yi-2+Yi-3 Yi=Yi-1+Yi-2+Yi-3+Yi-4 Yi=Yi-2+Yi-3 Yi=Yi-2+Yi-3+Yi-4 Yi=Yi-2+Yi-3+Yi-4+Yi-5 Yi=Yi-3+Yi-4 Числовий ряд 1.1.2.3.5.8.13.21.34.55 1.1.2.4.7.13.24.44.81.149 1.1.2.4.8.15.29.56.108.208 1.1.1.2.2.3.4.5.7.9.12 1.1.2.3.4.6.9.13.19.28 1.1.1.2.3.5.7.11.26.40 1.1.1.1.2.2.2.3.4.4.5.7.8.9 Таблиця 2 Група кодів Ks=4 Ks=4 Ks=4 Ks=4 Ks=4 Ks=4 Ks=4 Ks=4 КОД ГК5/6 НДМ-3 3PM КФ(0,3,8,9) КФ(0,3,9,10) КФ(0,3,10,11) КФ(0,3,11,12) КФ(0,3,12,13) Km 0,833 2 1,5 0,889 0,9 0,91 0,917 0,925 Тg=Vk*T 0,833 0,33 0,5 0,889 0,9 0,91 0,917 0,925 Kem 0,694 0,66 0,75 0,79 0,81 0,83 0,84 0,85 H=((m-n)/n)*100% 20 200 100 12,5 11,1 10 9,1 8,3 9 Комп’ютерна верстка C.Литвиненко 40568 Підписне 10 Тираж 28 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601