Формувач перетворень

Реферат: Формувач перетворень містить інформаційні входи, шини вибору змінних, два мультиплексори, виходи пристрою. Додатково введені два блоки пам'яті та блок керування, а також нові взаємозв’язки між елементами, що забезпечує більшу швидкодію. UA 76135 U (12) UA 76135 U UA 76135 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до обчислювальної техніки і призначена для перетворення множини вхідних змінних в залежності від виду перетворень. Відомий пристрій для реалізації логічних функцій (а.с. СРСР № 1619247, МПК G06F 7/00, опубл. 1991 р.), що містить дешифратор, регістри, тригери, мультиплексори. Недоліком відомого пристрою є обмежені функціональні можливості. Відомий пристрій для обробки логічної інформації (патент Російської Федерації N 1826784, МПК G06F 7/00, опубл. 1996 р.), що містить входи пристрою, виходи пристрою, комутатор, три регістри, схеми порівняння. Недоліком відомого пристрою є обмежені функціональні можливості. Найбільш близьким по технічній суті і результату, що досягається, є перетворювач операндів (патент України № 30711, МПК G06F 7/04 / № 200712083; заявл. 1.11.2007; опубл. 11.03.2008), що містить інформаційні входи, шини вибору змінних, два мультиплексори, виходи пристрою 7, причому j-тий інформаційний вхід 1j з'єднаний з j-тим входом даних мультиплексорів першої групи 3, і-та шина вибору змінних 2і з'єднана з адресними входами і-го мультиплексора першої групи 3і, прямий вихід і-го мультиплексора 3і першої групи з'єднаний з першим інформаційним входом і-го мультиплексора 4і другої групи, інверсний вихід і-го мультиплексора першої групи 3і з'єднаний з другим інформаційним входом і-го мультиплексора другої групи 4і, третій інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з одиничною шиною, четвертий інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з нульовою шиною, вихід і-го мультиплексора другої групи 4і з'єднаний з і-тим виходом пристрою 7і. Недоліком відомого пристрою низька швидкодія. В основу корисної моделі поставлено задачу вдосконалення формувача перетворень шляхом введення нового складу елементів та нової організації взаємозв'язків між ними, забезпечити більшу швидкодію. Поставлена задача вирішується тим, що формувач перетворень, який містить інформаційні входи, шини вибору змінних, два мультиплексори, виходи пристрою 7, причому j-тий інформаційний вхід 1j з'єднаний з j-тим входом даних мультиплексорів першої групи 3, і-та шина вибору змінних 2і з'єднана з адресними входами і-го мультиплексора першої групи 3і, прямий вихід і-го мультиплексора 3і першої групи з'єднаний з першим інформаційним входом і-го мультиплексора 4і другої групи, інверсний вихід і-го мультиплексора першої групи 3і з'єднаний з другим інформаційним входом і-го мультиплексора другої групи 4і, третій інформаційний вхід іго мультиплексора другої групи 4і з'єднаний з одиничною шиною, четвертий інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з нульовою шиною, вихід і-го мультиплексора другої групи 4і з'єднаний з і-тим виходом пристрою 7і, згідно з корисною моделлю, має два блоки пам'яті, блок керування, причому перша група виходів блока керування з'єднана з адресними входами першого блока пам'яті, друга група виходів блока керування з'єднана з адресними входами другого блока пам'яті, і-тий вихід першого блока пам'яті 5 з'єднаний з першим адресним входом і-го мультиплексора другої групи 4і, і-тий вихід блока пам'яті 6 к з'єднаний з другим адресним входом і-го мультиплексора другої групи 4і, де (і=1…к), (j=1…2 ). Заявлений пристрій має новий склад елементів та нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості корисної моделі. Технічний результат, як наслідок цих властивостей - більша швидкодія. На кресленні представлена функціональна схема формувача перетворень, який містить інформаційні входи 1, шини вибору змінних 2, мультиплексори 3, 4, блоки пам'яті 5, 6, виходи пристрою 7, блок керування 8, причому j-тий інформаційний вхід 1j з'єднаний з j-тим входом даних мультиплексорів першої групи 3, і-та шина вибору змінних 2і з'єднана з адресними входами і-го мультиплексора першої групи 3і, прямий вихід і-го мультиплексора 3і першої групи з'єднаний з першим інформаційним входом і-го мультиплексора 4і другої групи, інверсний вихід і-го мультиплексора першої групи 3і з'єднаний з другим інформаційним входом і-го мультиплексора другої групи 4і, третій інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з одиничною шиною, четвертий інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з нульовою шиною, вихід і-го мультиплексора другої групи 4і з'єднаний з і-тим виходом пристрою 7і, перша група виходів блока керування з'єднана з адресними входами першого блока пам'яті 5, друга група виходів блока керування з'єднана з адресними входами другого блока пам'яті 6, і-тий вихід першого блока пам'яті 5 з'єднаний з першим адресним входом і-го мультиплексора другої групи 4і, і-тий вихід блока пам'яті 6 з'єднаний з другим к адресним входом і-го мультиплексора другої групи 4і, де (і=1…к), (j=1…2 ). Працює пристрій таким чином. На інформаційні входи 1 подаються значення вхідних змінних Х1,…, Хк, де к - кількість змінних. На виходах пристрою формується множина вихідних змінних 1 UA 76135 U В1,…, Вк. Настройкою називається перетворення множини вхідних змінних X у множину В, де  5  Bi  0,1 X1 ..., Xk , X1 Xk . , , ,..., Настройка здійснюється в залежності від виду перетворення. Блок керування 8 формує відповідні коди, що надходять на адресні входи блоків пам'яті 5 та 6, на виходах яких формуються сигнали керування для кожного мультиплексора другої групи 4. У заявленому пристрої керуючі сигнали мультиплексорів 4 формуються одночасно, тобто він має більшу швидкодію. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 10 15 20 25 Формувач перетворень, що містить інформаційні входи, шини вибору змінних, два мультиплексори, виходи пристрою 7, причому j-тий інформаційний вхід 1, з'єднаний з j-тим входом даних мультиплексорів першої групи 3, і-та шина вибору змінних 2i з'єднана з адресними входами i-го мультиплексора першої групи 3і, прямий вихід і-го мультиплексора 3і першої групи з'єднаний з першим інформаційним входом і-го мультиплексора 4і другої групи, інверсний вихід і-го мультиплексора першої групи 3і з'єднаний з другим інформаційним входом і-го мультиплексора другої групи 4і, третій інформаційний вхід і-го мультиплексора другої групи 4і з'єднаний з одиничною шиною, четвертий інформаційний вхід і-го мультиплексора другої групи 4i з'єднаний з нульовою шиною, вихід і-го мультиплексора другої групи 4і з'єднаний з і-тим виходом пристрою 7і, який відрізняється тим, що має два блоки пам'яті, блок керування, причому перша група виходів блока керування з'єднана з адресними входами першого блока пам'яті, друга група виходів блока керування з'єднана з адресними входами другого блока пам'яті, і-тий вихід першого блока пам'яті 5 з'єднаний з першим адресним входом і-го мультиплексора другої групи 4і, і-тий вихід блока пам'яті 6 з'єднаний з другим адресним входом і-го мультиплексора другої групи 4і, де  i  1...к  , j  1...2к .  2  UA 76135 U Комп’ютерна верстка Л.Литвиненко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3