Функціональний перетворювач двійкових кодів

Реферат: UA 80360 U UA 80360 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до галузі обчислювальної техніки і може бути використана для побудови функціонального модуля в складі спеціалізованої системи, призначеної для автоматичного визначення кількісного значення рівня збігів у двох символьних послідовностях з довжиною не менше за d (2≤d) символів (деякий параметр). Вхідною послідовністю для цього перетворювача є двійковий вектор довжиною n, що є результатом порівняння символів в іншому блоці системи. В даному перетворювачі виявлення всіх збігів забезпечується заміною на 0 групи поруч розташованих 1 в кількості менше ніж d (2≤d). Відомі перетворювачі двійкових послідовностей, що містять n входів та n виходів та однотипні логічні елементи І та АБО, які розташовані по рядках прямокутної матриці. Найбільш близьким технічним рішенням, що має схожий принцип функціонування, є перетворювач кодів [1], який представлений у вигляді комбінаційної схеми, що має матричну структуру та містить логічні елементи І та АБО, які розташовані в певному порядку, та n вхідних ліній та n вихідних. Двійковий вектор, розміром n, надходить на входи перетворювача та через час, що дорівнює , де  - час проходження сигналу через каскади комбінаційної схеми, на вихідних лініях з'являється n-розрядний двійковий вектор, який має таку ж кількість одиниць, що і вхідний вектор, але згрупованих підряд. Недоліком найближчого аналога є низька технологічність, що обумовлена наявністю дальніх перехресних зв'язків, та неможливість "усунення" підряд розташованих одиниць з заданою кількістю d (2≤d). Задачею даної корисної моделі є підвищення регулярності та створення нових функціональних можливостей. Відмінним в роботі функціонального перетворювача двійкових кодів від аналога є те, що кожний логічний елемент представлений окремо, а не як логічна комірка (елемент І та АБО) та метод з'єднання логічних елементів, що дозволяє досягти необхідного перетворення. Поставлена задача вирішується тим, що перетворювач являє собою n-розрядну схему для виділення суттєвих збігів (де число n відповідає кількості двійкових розрядів в послідовності S), що виконана у вигляді комбінаційної схеми з подвійною матричною структурою, яка складається з n-рядків та (d-1) стовпчиків логічних елементів І, що знаходяться у вузлах матриці та з n-рядків та (d-1) стовпчиків логічних елементів АБО, де на перші входи логічних елементів "І", що знаходяться в 1-му стовпчику та в рядках з 1-го по n-й, подаються значення розрядів двійкової послідовності з 1-го по n-й, а на другі входи логічних елементів "І" з 1-го по (n-1)-й, що знаходяться в 1-му стовпчику, подаються двійкові значення розрядів двійкової послідовності з 2-го по n-й і, де на другий вхід логічного елемента І, що знаходиться в 1-му стовпчику та n-му рядку подається логічний 0, виходи логічних елементів І з 1-го по n-й 1-го стовпчика з'єднані з 1ми входами відповідних логічних елементів І з 1-го по n-й 2-го стовпчика, а перший вхід логічного елемента, що знаходиться в і-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента І, розташованого в і-му рядку та (j-1)-му стовпчику, а другий вхід логічного елемента, що знаходиться в і-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента І, розташованого в (і+1)-му рядку та (j-1)-мy стовпчику, на другі входи логічного елемента І, розташованого в n-му рядку та j-му стовпчику, де 2≤j≤d-1, подається логічний 0, перші входи логічних елементів АБО, що знаходяться в 1-му стовпчику матриці логічних елементів АБО та в рядках з 1-го по n-й, з'єднані з виходами логічних елементів І, що знаходяться в (d-1)-мy стовпчику матриці логічних елементів "І", другі входи логічних елементів АБО, що розташовані в 1-му стовпчику та в і-му рядку, де 2≤і≤n, з'єднані з першими входами логічних елементів АБО, що розташовані в 1-му стовпчику та в (і-1)му рядку, а перший вхід логічного елемента, що знаходиться в і-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента АБО, розташованого в і-му рядку та (j-1)-мy стовпчику, а другий вхід логічного елемента, що знаходиться в і-му рядку та j-му стовпчику, де 2≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента АБО, розташованого в (і-1)-му рядку та (j-1)-мy стовпчику, на другі входи логічного елемента АБО, розташованого в 1му рядку та j-му стовпчику, де 2≤j≤d-1, подається логічний 0, n-виходів логічних елементів АБО, що розташовані в рядках з 1-го по n-й та в (d-1) стовпчику матриці логічних елементів АБО, формують відповідні розряди вихідної послідовності О. Корисна модель пояснюється на кресленні, де зображено функціональну схему функціонального перетворювача двійкових кодів. Пристрій представлений у вигляді двох матричних структур, що містять вхідні лінії s 1-sn, які мають n однорозрядних входів, групу з n*(d1) логічних елементів І, групу з n*(d-1) логічних елементів АБО, вихідні лінії о1-оn, які мають n однорозрядних виходів. Пристрій працює наступним чином. На вхідні ліні подається двійкова послідовність S довжиною n. Послідовність S є результатом посимвольного порівняння в іншому блоці системи 1 UA 80360 U 5 10 15 двох довільних послідовностей символів довжиною n символів. Наприклад, якщо послідовності символів являють собою n-розрядні двійкові коди А та В, то si=nоt(аiхоr bi), де (i=1,2,……n), si, аi, bi - відповідні розряди двійкових послідовностей S, А та В. Позначимо як оi значення відповідного розряду двійкової послідовності О, яка має довжину n, після виділення суттєвих збігів в послідовності S, яке полягає в заміні в двійковому векторі на "0" групи поруч розташованих 1 в кількості менше, ніж d. Приведемо опис цього перетворення: оi=(s(i-d)s(id+l)…s(i-1))(s(i-d+1)s(i-d+2)…si)…(s(i-1)s(i)…s(i+d-1)), (i=1,2,……n), де індекси додаються за mod (n+1). Тобто, після проходження сигналів, що відповідають розрядам вектора через комбінаційну схему на вихідних лініях, отримуємо результат перетворення у вигляді двійкового вектора О довжиною n. Одним із варіантів створення описаної конструкції є реалізація у вигляді функціонального блока на базі програмованого логічного пристрою (PLD), структура якого може бути реконфігурована в залежності від довжини двійкового вектора. Джерела інформації: 1. Патент SU 1562975 А1 ФОРМУЛА КОРИСНОЇ МОДЕЛІ 20 25 30 35 40 45 Функціональний перетворювач двійкових кодів, що містить вхідні та вихідні лінії, логічні елементи І та АБО, лінії зв'язку, який відрізняється тим, що виконаний у вигляді комбінаційної схеми з подвійною матричною структурою, яка складається з n-рядків та (d-1)-стовпчиків логічних елементів І, що знаходяться у вузлах матриці та з n-рядків та (d-1) стовпчиків логічних елементів АБО, де на перші входи логічних елементів І, що знаходяться в 1-му стовпчику та в рядках з 1-го по n-й, подаються значення розрядів двійкової послідовності з 1-го по n-й, а на другі входи логічних елементів І з 1-го по (n-1)-й, що знаходяться в 1-му стовпчику, подаються двійкові значення розрядів двійкової послідовності з 2-го по n-й і, де на другий вхід логічного елемента І, що знаходиться в 1-му стовпчику та n-му рядку, подається логічний 0, виходи логічних елементів І з 1-го по n-й 1-го стовпчика з'єднані з 1-ми входами відповідних логічних елементів І з 1-го по n-й 2-го стовпчика, а перший вхід логічного елемента, що знаходиться в іму рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента І, розташованого в i-му рядку та (j-1)-му стовпчику, а другий вхід логічного елемента, що знаходиться в i-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента І, розташованого в (і+1)-му рядку та (j-1)-мy стовпчику, на другі входи логічного елемента І, розташованого в n-му рядку та j-му стовпчику, де 1≤j≤d-1 подається логічний 0, перші входи логічних елементів АБО, що знаходяться в 1-му стовпчику матриці логічних елементів АБО та в рядках з 1-го по n-й, з'єднані з виходами логічних елементів І, що знаходяться в (d-1)-мy стовпчику матриці логічних елементів І, другі входи логічних елементів АБО, що розташовані в 1-му стовпчику та в і-му рядку, де 2≤і≤n, з'єднані з першими входами логічних елементів АБО, що розташовані в 1-му стовпчику та в (і-1)-му рядку, а перший вхід логічного елемента, що знаходиться в i-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента АБО, розташованого в і-му рядку та (j-1)-му стовпчику, а другий вхід логічного елемента, що знаходиться в і-му рядку та j-му стовпчику, де 1≤і≤n-1 та 2≤j≤d-1, з'єднаний з виходом логічного елемента АБО, розташованого в (і-1)-му рядку та (j-1)-мy стовпчику, на другий вхід логічного елемента АБО, що розташований в 1-му рядку та j-му, стовпчику, де 2≤j≤d-1, подається логічний 0, n-виходів логічних елементів АБО, що розташовані в рядках з 1-го по n-й та в (d-1) стовпчику матриці логічних елементів АБО формують відповідні розряди результату. 2 UA 80360 U Комп’ютерна верстка А. Крулевський Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 3