Пристрій для обробки кодових послідовностей

Реферат: Винахід належить до обчислювальної техніки, а саме до цифрових пристроїв, і може бути використаний в машинобудівних технологіях. Пристрій для обробки кодових послідовностей, за рахунок введення регістра, третього елемента АБО та тригера, при цьому вхід скидання пристрою підключено до входу установки регістра та входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера, вихід комутатора підключено до інформаційного входу регістра, виходи якого підключено відповідно до входів третього елемента АБО, інверсний вихід якого підключено до входу дозволяння інвертування тригера, інверсний вихід якого підключено до управляючого входу комутатора забезпечується доповнення кодової послідовності вставками коду з іншої послідовності, що дозволяє, наприклад, вводити в програмний код основної програми коди підпрограм у місцях їх виклику, що розширює функціональні можливості пристрою. UA 113821 C2 (12) UA 113821 C2 UA 113821 C2 5 10 15 20 25 30 35 40 45 50 55 60 Винахід, що пропонується, належить до обчислювальної техніки, а саме до цифрових пристроїв, і може бути використаний в машинобудівних технологіях. Відомий пристрій для вибору чисел, який містить процесори, блоки пам'яті, блок керування та комутатор, при цьому виходи блоків пам'яті підключено до інформаційних входів комутатора, виходи якого підключено до перших входів процесорів, другі входи яких підключено до виходу блока керування [1]. Недоліки аналога: пристрій не дозволяє робити вставки коду з послідовності на виході одного блока пам'яті в послідовність, яка зчитується з другого блока пам'яті, що обмежує його функціональні можливості. Найбільш близьким до запропонованої корисної моделі по технічній суті та результату, що досягається, є пристрій для впорядкування чисел, що містить перший і другий лічильники, перший і другий блоки пам'яті, перший і другий елементи АБО, блок порівняння та комутатор, при цьому вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників, інформаційні виходи яких підключено до адресних входів відповідно першого та другого блоків пам'яті, а виходи переповнення підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора та підключено відповідно до першого та другого входів блока порівняння, вихід якого підключено до другого інверсного входу першого елемента АБО, другого входу другого елемента АБО та управляючого входу комутатора, вихід якого підключено до виходу пристрою [2]. Недоліки прототипу: пристрій не забезпечує розширення кодової послідовності вставками коду з іншої послідовності, що обмежує його функціональні можливості. Задача винаходу - створення пристрою для обробки кодових послідовностей, в якому шляхом введення регістра, третього елемента АБО та тригера забезпечено розширення кодової послідовності вставками коду з іншої послідовності, наприклад, розширення коду основної програми вставками програмного коду її підпрограм, що розширює функціональні можливості пристрою. Поставлена задача вирішується тим, що у пристрій для обробки кодових послідовностей, що містить перший та другий лічильники, перший і другий блоки пам'яті, перший і другий елементи АБО та комутатор, при цьому вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників, інформаційні виходи яких підключено до адресних входів відповідно першого та другого блоків пам'яті, а виходи переповнення підключено до перших входів відповідно першого та другого елементів АБО, виходи яких підключено до входів блокування рахування відповідно першого та другого лічильників, виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора, управляючий вхід якого об'єднано з другим інверсним входом першого елемента АБО та другим входом другого елемента АБО, а вихід комутатора підключено до виходу пристрою, згідно з винаходом, введено: регістр, третій елемент АБО та тригер, при цьому вхід скидання пристрою підключено до входу установки регістра та входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера, вихід комутатора підключено до інформаційного входу регістра, виходи якого підключено відповідно до входів третього елемента АБО, інверсний вихід якого підключено до входу дозволяння інвертування тригера, інверсний вихід якого підключено до управляючого входу комутатора. Технічний ефект від запропонованого рішення полягає в тому, що шляхом введення регістра, третього елемента АБО та тригера забезпечено доповнення кодової послідовності вставками коду з іншої послідовності. Це дозволяє, наприклад, вводити в програмний код основної програми коди підпрограм у місцях їх виклику, що розширює функціональні можливості пристрою. Розширення функціональних можливостей пристрою можна оцінити позитивно, оскільки забезпечено формування кодової послідовності додаванням вставок коду, що дозволяє формувати остаточний програмний код для його виконання або додавати програмні коди у міру їх розробки до скелетної заготовки, наповнюючи її змістом при проектуванні програмного продукту зверху донизу. Суть винаходу пояснюється кресленням, де на фіг. 1 зображено пристрій для обробки кодових послідовностей, що містить перший 1 та другий 2 лічильники, перший 3 та другий 4 блоки пам'яті, перший 5, другий 6 та третій 9 елементи АБО, комутатор 7, регістр 8, розрядність якого Z визначається кількістю розташованих підряд нульових значень, що вказують на місце 1 UA 113821 C2 5 10 15 20 25 30 35 40 45 50 55 60 вставки коду та завершення вставки, тригер 10, вхід R скидання, тактовий вхід С та вихід Κ пристрою, при цьому вхід R пристрою підключено до входів R скидання лічильників 1 та 2, тригера 10 та на вхід S установки регістра 8, що встановлює його входи у одиничне значення, вхід С пристрою підключено до синхровходів С лічильників 1 та 2, регістра 8 та тригера 10, інформаційні виходи І лічильників 1 та 2 підключено відповідно до адресних входів блоків 3 та 4, а виходи Р переповнення підключено відповідно до перших входів елементів АБО 5 та 6, виходи яких підключено відповідно до входів V блокування рахування лічильників 1 та 2, виходи блоків 3 та 4 підключено відповідно до першого та другого інформаційних входів комутатора 7, вихід якого підключено до інформаційного входу І регістра 8, виходи 1 … Z якого підключено відповідно до входів елемента АБО 9, інверсний вихід якого підключено до входу Т дозволяння інвертування тригера 10, інверсний вихід якого підключено до другого інверсного входу першого елемента АБО 5, другого входу другого елемента АБО 6 та управляючого входу Y комутатора 7, вихід якого підключено до виходу Κ пристрою. На фіг. 2 показано часові діаграми роботи блоків пристрою, а саме, для входів R, С пристрою, виходів А та Р лічильників 1 та 2, що позначені як "СЧ 1 А", "СЧ 1 Р", "СЧ 2 А", "СЧ 2 Р", виходів блоків пам'яті 3, 4 і регістра 8, що позначені як "БП 3", "БП 4" і "РГ 8", виходу G елемента АБО 9, виходу тригера 10, що позначено як "Т10", а також виходу Κ пристрою. Пристрій працює у такий спосіб. На вхід R пристрою та відповідно на входи R скидання лічильників 1 і 2, подається сигнал, що встановлює їх виходи у нульове значення. Крім того, цей сигнал подається на вхід S регістра 8, встановлюючи на його виходах 1 … Z одиничні значення, та на вхід R скидання тригера 10. На вхід С пристрою та відповідно на синхровходи С лічильників 1 і 2, регістра 8 та тригера 10 подаються синхроімпульси, що тактують їх роботу за переднім (для лічильників 1 і 2 та тригера 10) та заднім (для регістра 8) фронтом. В блоках 3 та 4 розміщено кодову послідовність та послідовність вставок коду, відповідно. Слідом за кодовою послідовністю та останньою вставкою коду записано нульові значення. Місця вставки кодів у кодову послідовність та завершення вставки коду позначено серіями нульових значень, кількість яких є постійною величиною Z. Чергова вставка коду виконується слідом за серією нульових значень кодової послідовності. Лічильники 1 та 2 формують послідовності кодів адрес: 0, L, …, L+Z-1, L+Z, L+Z+1,…, N-1 та 0, U, …, U+Z-1, U+Z, …, N-1, за якими з виходів блоків 3 та 4 зчитуються двійкові розряди А0, AL, …, AL+Z-1, AL+Z, AL+Z+1,…,AN-1, та В0, ВU, …, BU+Z-1, BU+Z, …, BN-1, відповідно, де L - код адреси на виході лічильника 1, з якого в кодовій послідовності на виході блока 3 починається серія із Z нульових значень, що визначає місце, слідом за яким виконується вставка коду, U - код адреси на виході лічильника 2, з якої починається серія із Z нульових значень, що визначає завершення вставки коду на виході блока 4, N та N* - обсяги пам'яті блоків 3 та 4, відповідно. Двійкові розряди з виходів блоків 3 та 4 подаються відповідно на перший та другий інформаційні входи комутатора 7. На виходах Р переповнення лічильників 1 та 2 формується нульове значення, що переходить у одиничне значення на останніх кодах AN-1 і та ВN*-1 відповідно. Ці значення подаються на перші входи елементів АБО 5 та 6 відповідно. Після скидання тригер 10 формує на інверсному виході одиничне значення, яке подається на другий інверсний вхід елемента АБО 5, другий вхід елемента АБО 6 та управляючий вхід комутатора 7. Одиничне значення з інверсного виходу тригера 10 інвертується, проходячи елемент АБО 5 за інверсним другим входом при нульовому значенні на першому вході, та нульовим значенням на вході V блокування рахування дозволяє лічильнику 1 збільшувати код адреси на одиницю. При цьому другий вхід елемента АБО 6 та його вихід приймають одиничне значення, що приходить на вхід V блокування рахування лічильника 2 та забороняє йому змінювати код на виході І. Таким чином, з виходу блока 3 починає зчитуватися кодова послідовність, яка за одиничним значенням на управляючому вході комутатора 7 транслюється ним з першого інформаційного входу на його вихід і далі на вихід Κ пристрою та інформаційний вхід регістра 8, що послідовно за задніми фронтами синхроімпульсів всуває її розряди і видає на виходи 1 … Z поточні значення. Вони подаються на входи елемента АБО 9, який при наявності серії із Z нульових значень формує на інверсному виході одиничне значення. Тригер 10 приймає його на вхід Т дозволяння інвертування і за синхроімпульсом на вході С синхронізації інвертує значення на своєму інверсному виході, змінюючи його з одиничного на нульове, що означає початок вставки коду. Нульове значення з виходу тригера 10 приходить на другий вхід елемента АБО 6 і встановлює нульове значення на його виході (при нульовому значенні на першому вході) та 2 UA 113821 C2 5 10 15 20 25 вході V блокування рахування лічильника 2, дозволяючи йому збільшувати код адреси на одиницю. При цьому другий інверсний вхід елемента АБО 5 та його вихід приймають одиничне значення, що приходить на вхід V блокування рахування лічильника 1 та забороняє йому змінювати код на виході І. Таким чином, з виходу блока 4 починає зчитуватися вставка коду, яка за нульовим значенням на управляючому вході комутатора 7 транслюється ним з другого інформаційного входу на його вихід і далі на вихід Κ пристрою та інформаційний вхід регістра 8, що послідовно всуває її розряди і видає на виходи 1 … Z поточні значення. Вони подаються на входи елемента АБО 9, який при наявності серії із Z нульових значень формує на інверсному виході одиничне значення. Тригер 10 приймає його на вхід Т дозволяння інвертування і за синхроімпульсом на вході С синхронізації інвертує значення на своєму інверсному виході, змінюючи його з нульового на одиничне, що означає повертання до видачі кодової послідовності з виходу блока 3. Після видачі всієї кодової послідовності з виходу блока 3 зчитуються нульові значення, що при утворенні серії із Z розрядів ініціює зчитування Z нульових значень з виходу блока 4 та повторення цього процесу до зчитування нулів за останніми адресами. На них лічильники 1 та 2 формують одиничні значення на виходах Р переповнення та відповідно виходах елементів АБО 5 та АБО 6, що блокують подальше рахування. Таким чином, на вихід Κ пристрою видається кодова послідовність із вставками коду. Пристрій може бути використаний для побудови обчислювальних систем, що виконують обробку кодових послідовностей. Джерела інформації: 1. Мельник А.О. Архітектура комп'ютера. Наукове видання. - Луцьк: Волинська обласна друкарня, 2008. - 470 с, стор. 438, рис. 12.16. 2. Патент на корисну модель № 101606 Україна, МПК G 06 F 7/022 (2006.01). Пристрій для впорядкування чисел / О.В. Дрозд, С.А. Нестеренко, Ю.В. Дрозд, Д.В. Щербак. - № u 2015 02306; Заявлено 16.03.2015; Опубл. 25.09.2015, Бюл. № 18. ФОРМУЛА ВИНАХОДУ 30 35 40 45 Пристрій для обробки кодових послідовностей, що містить перший та другий лічильники, перший і другий блоки пам'яті, перший і другий елементи АБО та комутатор, при цьому вхід скидання пристрою підключено до входів скидання першого та другого лічильників, тактовий вхід пристрою підключено до синхровходів першого та другого лічильників, інформаційні виходи яких підключено відповідно до адресних входів першого та другого блоків пам'яті, а виходи переповнення підключено відповідно до перших входів першого та другого елементів АБО, виходи яких підключено відповідно до входів блокування рахування першого та другого лічильників, виходи першого та другого блоків пам'яті підключено відповідно до першого та другого інформаційних входів комутатора, управляючий вхід якого об'єднано з другим інверсним входом першого елемента АБО та другим входом другого елемента АБО, а вихід комутатора підключено до виходу пристрою, який відрізняється тим, що введено регістр, третій елемент АБО та тригер, при цьому вхід скидання пристрою підключено до входу установки регістра та входу скидання тригера, тактовий вхід пристрою підключено до синхровходів регістра та тригера, вихід комутатора підключено до інформаційного входу регістра, виходи якого підключено відповідно до входів третього елемента АБО, інверсний вихід якого підключено до входу дозволяння інвертування тригера, інверсний вихід якого підключено до управляючого входу комутатора. 3 UA 113821 C2 Комп’ютерна верстка А. Крижанівський Державна служба інтелектуальної власності України, вул. Василя Липківського, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут інтелектуальної власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4