Аналого-цифровий перетворювач інтегральних характеристик електричних величин

Аналого-цифровий перетворювач інтегральних характеристик електричних величин, який має в своєму складі перший узгоджуючий пристрій, аналоговий комутатор, джерело опорної напруги, аналого-цифровий перетворювач, регістр, пристрій пам'яті програм, перший і другий дешифратори, процесорний пристрій, перший тригер, входи контрольованих сигналів, зовнішню шину даних та вхід запиту даних, причому входи першого узгоджуючого пристрою з'єднані з входами контрольованих сигналів, перший вхід аналогового комутатора під'єднаний до шини "нуля вольт", другий вхід - до виходу джерела опорної напруги, входи управління - до виходів регістра, а вихід - до входу аналого-цифрового перетворювача, входи запуску і вибірки якого під'єднані ВІДПОВІДНО ДО першого та другого виходів першого дешифратора, виходи порту адреси процесорного пристрою з'єднані з першими входами першого дешифратора та адресними входами пристрою пам'яті програм, входи/виходи порту даних - з виходами аналогоцифрового перетворювача і пристрою пам'яті програм, входами регістра, виходи читання, вибірки пам'яті даних та програм - ВІДПОВІДНО З другим і третім входами першого дешифратора та входом вибірки пристрою пам'яті програм, який відрізняється тим, що додатково містить другий узгоджуючий пристрій, перший і другий оперативні запам'ятовуючі пристрої, другий тригер, перший, другий і третій мультиплексори, перший, другий, третій і четвертий буферні формувачі, лічильник, ЗОВНІШНІЙ вхід скиду та зовнішню шину адреси, причому входи другого узгоджуючого пристрою з'єднані з входами контрольованих сигналів, а виходи - з четвертими входами аналогового комутатора, треті входи якого під'єднані до виходів першого узгоджуючого пристрою, вхід скиду процесорного пристрою з єднаний з ЗОВНІШНІМ входом скиду, виходи порту адреси - з першими входами першого та другого мультиплексорів, входи/виходи порту даних - з входами першого та другого буферних формувачів, D входами лічильника, D входами першого і другого тригерів та виходом четвертого буферного формувача, вихід читання - з входом читання пристрою пам'яті програм, а вихід запису - з четвертим входом першого дешифратора, третій, четвертий, п'ятий, шостий, сьомий, восьмий та дев'ятий виходи якого під'єднані ВІДПОВІДНО до входу запису регістра, входу вибірки четвертого буферного формувача, С входам першого і другого тригерів, входу запису лічильника і входам запису першого та другого оперативних запам'ятовуючих пристроїв, входи другого дешифратора з'єднані ВІДПОВІДНО З ЗОВНІШНЬОЮ шиною адреси та входом запиту даних, а виходи ВІДПОВІДНО з тактовим входом лічильника і входом вибірки третього мультиплексора, входом вибірки третього буферного формувача та R входом другого тригера, вихід якого під'єднаний до входів першого та другого буферних формувачів, прямий вихід першого тригера з'єднаний з входами управління першого та третього мультиплексорів, входом вибірки першого буферного формувача та входом читання другого оперативного запам'ятовуючого пристрою, інверсний вихід - з входом управління другого мультиплексора, входом вибірки другого буферного формувача та входом читання першого оперативного запам'ятовуючого пристрою, входи адреси якого під'єднані до виходів першого мультиплексора, а входи/виходи - до других входів третього мультиплексора та виходів першого буферного формувача, виходи лічильника з'єднані з другими входами першого та другого мультиплексорів, виходи другого мультиплексора під'єднані до входів адреси другого оперативного запам'ятовуючого пристрою, входи/виходи якого з'єднані з першими входами третього мультиплексора та виходами другого буферного формувача, входи зовнішньої шини даних під'єднані до виходів третього мультиплексора та виходу третього буферного формувача ю 54770 Винахід відноситься до енергетики і може бути використаний у автоматизованих системах контролю І управління енергосистем (енергооб'єктів) як пристрій збору даних Відомий аналого-цифровий перетворювач інтегральних характеристик електричних величин, який має у своєму складі узгоджуючий пристрій, перший і другий аналогові комутатори, джерело опорної напруги, пристрій управління, аналогоцифровий перетворювач, цифровий обчислювач, перший і другий регістри, перший і другий мультиплексори, операційний запам'ятовуючий пристрій, арифметично-логічний пристрій, помножувач, ПОСТІЙНІ запам'ятовуючі пристрої масштабного коефіцієнта, коефіцієнта корекції, кореня квадратного і частоти, перший і другий шинні формувачі (див Патент України №10794, МКВ НОЗМ 1/06, від 29 07 96, Бюл №4) Недоліками цього анапогоцифровиго перетворювача є відносно мана точність перетворення через неможливість точного визначення, а отже і коректування зміщень нуля вимірювальних каналів та неможливість безперервного контролю електроенергії, недостатні функціональні можливості через відсутність контролю форми кривих вхідних сигналів, складність структурної схеми, а отже і мала надійність, через велику КІЛЬКІСТЬ елементів середнього ступеня інтеграції Найбільш близьким до пропонованого є аналого-цифровий перетворювач інтегральних характеристик електричних величин (див Патент України №33298 А, МКВ НОЗМ 1/06, від 15 02 2001, Бюл №1), що містить перший узгоджуючий пристрій, аналоговий комутатор, джерело опорної напруги, аналого-цифровий перетворювач, регістр, пристрій пан "ямі програм, перший і другий дешифратори, процесорний пристрій, перший тригер, входи контрольованих сигналів, зовнішню шину даних та вхід запиту даних, причому входи першого узгоджуючого пристрою з'єднані з входами контрольованих сигналів, перший вхід аналогового комутатора під'єднаний до шини "нуля вольт", другий вхід - до виходу джерела опорної напруги, входи управління - до виходів регістра, а вихід - до входу аналого-цифрового перетворювача, входи запуску і вибірки якого під'єднані ВІДПОВІДНО ДО першого та другого виходів першого дешифратора, виходи порту адреси процесорного пристрою з'єднані з першими входами першого дешифратора та адресними входами пристрою пам'яті програм, входн/виходн порту даних - з виходами аналого-цифрового перетворювача і пристрою пам'яті програм, входами регістра, виходи читання, вибірки пам'яті даних та програм - ВІДПОВІДНО З другим і третім входами першого дешифратора та входом вибірки пристрою пам'яті програм Відомий пристрій може забезпечувати високу точність перетворення тільки при малому діапазоні змінювання вхідних сигналів В реальних умовах роботи енергооб'єктів важливим є контроль як сталих, так і перехідних режимів роботи з можливим значним зростанням струмів та напруг в порівнянні з номінальними значеннями При цьому при розрахунку узгоджуючого пристрою на режим роботи, близький до номінального, при значному зростанні вхідних сигналів можливе насичення трансформаторів узгоджуючого пристрою, що приводить до викривлення оцінки контрольованих параметрів Розрахунок же узгоджуючого пристрою на повний можливий діапазон змінювання вхідних сигналів приводить до малої точності перетворення контрольованих параметрів при сталому режимі роботи, близькому до номінального У відомому пристрої неможливий контроль форми кривих вхідних сигналів через відсутність запам'ятовування їх миттєвих значень на протязі періоду коливань У відомому пристрої на збір і обробку даних по трифазному приєднанню виділяється інтервал часу, що дорівнює двом максимально можливим періодам коливання вхідних сигналів, з інформаційним часом, який обмежується одним поточним періодом При цьому, по-перше, змінювання значення потужності на сусідніх періодах на р% приводить до відносної похибки визначення енергії р%/2, що не завжди припустимо По-друге, неможливий безперервний контроль параметрів електроенергії (по кожному періоду), що неприпустимо при необхідності відслідковування перехідних процесів Таким чином, відомий аналого-цифровий перетворювач інтегральних характеристик електричних величин не забезпечує достатньо високої точності перетворень Крім того, він має недостатні функціональні можливості В основу винаходу поставлено завдання створити аналого-цифровий перетворювач інтегральних характеристик електричних величин, в якому введення нових елементів та взаємозв'язків дозволило б підвищити точність перетворень, а також розширити функціональні можливості пристрою і, за рахунок цього, підвищити якість контролю за параметрами електроенергії в процесі їївиробництва і споживання Поставлене завдання досягається за рахунок того, що аналого-цифровий перетворювач інтегральних характеристик електричних величин, який мае в своєму складі перший узгоджуючий пристрій, аналоговий комутатор, джерело опорної напруги, аналого-цифровий перетворювач, регістр, пристрій пам'яті програм, перший і другий дешифратори, процесорний пристрій, перший тригер, входи контрольованих сигналів, зовнішню шину даних та вхід запиту даних, причому входи першого узгоджуючого пристрою з'єднані з входами контрольованих сигналів, перший вхід аналогового комутатора під'єднаний до шини "нуля вольт", другий вхід - до виходу джерела опорної напруги, входи управління - до виходів регістра, а вихід - до входу аналого-цифрового перетворювача, входи запуску і вибірки якого під'єднані ВІДПОВІДНО ДО першого та другого виходів першого дешифратора, виходи порту адреси процесорного пристрою з'єднані з першими входами першого дешифратора та адресними входами пристрою пам'яті програм, входи/виходи порту даних - з виходами ана 54770 лого-цифрового перетворювача і пристрою пам'яті програм, входами регістра, виходи читання, вибірки пам'яті даних та програм - ВІДПОВІДНО З другим і третім входами першого дешифратора та входом вибірки пристрою пам'яті програм, згідно винаходу, додатково містить другий узгоджуючий пристрій, перший і другий оперативні запам'ятовуючі пристрої, другий тригер, перший, другий і третій мультиплексори, перший, другий, третій і четвертий буферні формувачі, лічильник, ЗОВНІШНІЙ ВХІД скиду та зовнішню шину адреси, причому входи другого узгоджуючого пристрою з'єднані з входами контрольованих сигналів, а виходи - з четвертими входами аналогового комутатора, треті входи якого під'єднані до виходів першого узгоджуючого пристрою, вхід скиду процесорного пристрою з'єднаний з ЗОВНІШНІМ входом скиду, виходи порту адреси - з першими входами першого та другого мультиплексорів, входи/виходи порту даних - з входами першого та другого буферних формувачів, D-входами лічильника, D-входами першого і другого тригерів та виходом четвертого буферного формувача, вихід читання - з входом читання пристрою пам'яті програм, а вихід запису - з четвертим входом першого дешифратора, третій, четвертий, п'ятий, шостий, сьомий, восьмий та дев'ятий виходи якого під'єднані ВІДПОВІДНО ДО входу запису регістра, входу вибірки четвертого буферного формувача, С-входам першого і другого тригерів, входу запису лічильника і входам запису першого та другого оперативних запам'ятовуючих пристроїв, входи другого дешифратора з'єднані ВІДПОВІДНО з зовнішньою шиною адреси та входом запиту даних , а виходи - ВІДПОВІДНО з тактовим входом лічильника і входом вибірки третього мультиплексора, входом вибірки третього буферного формувача та R-входом другого тригера, вихід якого під'єднаний до входів першого та другого буферних формувачів, прямий вихід першого тригера з'єднаний з входами управління першого та третього мультиплексорів, входом вибірки першого буферного формувача та входом читання другого оперативного запам'ятовуючого пристрою, інверсний вихід - з входом управління другого мультиплексора, входом вибірки другого буферного формувача та входом читання першого оперативного запам'ятовуючого пристрою, входи адреси якого під'єднані до виходів першого мультиплексора, а входи/виходи - до других входів третього мультиплексора та виходів першого буферного формувача, виходи лічильника з'єднані з другими входами першого та другого мультиплексорів, виходи другого мультиплексора під'єднані до входів адреси другого оперативного запам'ятовуючого пристрою, входи/виходи якого з'єднані з першими входами третього мультиплексора та виходами другого буферного формувача, входи зовнішньої шини даних під'єднані до виходів третього мультиплексора та виходу третього буферного формувача За рахунок введення нових елементів та взаємозв'язків одержана можливість, по-перше, ведення безперервного контролю поточних значень вхідних сигналів з введенням різних рівнів їх нормівання для сталих та перехідних режимів роботи і, тим самим, підвищення точності визначення ін тегральних характеристик електричних величин, по-друге, виконання контролю форми кривих вхідних сигналів, тобто розширення функціональних можливостей перетворювача, що забезпечує можливість більш якісного контролю за параметрами електроенергії в процесі її виробництва і споживання На фіг представлена схема пропонованого аналого-цифрового перетворювача Аналого-цифровий перетворювач інтегральних характеристик електричних величин має в своєму складі узгоджуючі пристрої 1 і 2, аналоговий комутатор 3, джерело 4 опорної напруги, аналого-цифровий перетворювач 5, регістр 6, дешифратори 7 і 8, процесорний пристрій 9, пристрій 10 пам'ямі програм, тригери 11 і 12, мультиплексори 13, 14 і 15, лічильник 16, оперативні запам'ятовуючі пристрої 17 і 18, буферні формувачі 19, 20, 21 і 22, входи контрольованих сигналів 23, зовнішнього скиду 24 і запиту даних 25 ЗОВНІШНІ ШИНИ даних 26 та адреси 27 Входи узгоджуючих пристроїв 1 і 2 з'єднані з входами контрольованих сигналів 23 Входи аналогового комутатора 3 під'єднані ВІДПОВІДНО до шини "нуля вольт", виходу джерела 4 опорної напруги та виходам узгоджуючих пристроїв 1 і 2, входи управління - до виходів регістра 6, а вихід - до входу аналого-цифрового перетворювача 5 Вхід скиду процесорного пристрою 9 з'єднаний з входом скиду 24, виходи порту адреси -з першими входами дешифратора 7, адресними входами пристрою 10 пам'яті програм та першими входами мультиплексорів 13 і 14, входи/виходи порту даних - з виходами аналого-цифрового перетворювача 5, пристрою 10 пам'яті програм і буферного формувача 20, входами регістра 6 і буферних формувачів 21 і 22, D-входами лічильника 16 і тригерів 11 і 12, виходи читання, запису і вибірки пам'яті даних та програм - ВІДПОВІДНО З другим входом дешифратора 7 і входом читання пристрою 10 пам'яті програм, четвертим та третім входами дешифратора 7 та входом вибірки пристрою 10 пам'яті програм Виходи дешифратора 7 під'єднані ВІДПОВІДНО до входів запуску і вибірки аналого-цифрового перетворювача 5, входу запису регістра 6, входу вибірки буферного формувача 20, С-входам тригерів 11 і 12, входам запису лічильника 16 і оперативних запам'ятовуючих пристроїв 17 і 18 Входи дешифратора 8 з'єднані ВІДПОВІДНО з шиною 27 адреси та входом 25 запиту даних, а виходи - ВІДПОВІДНО з тактовим входом лічильника 16 і входом вибірки мультиплексора 15, входом вибірки буферного формувача 19 та R-входом тригера 12, вихід якого під'єднаний до входів буферних формувачів 19 і 20 Прямий вихід тригера 11 з'єднаний з входами управління мультиплексорів 13 і 15, входом вибірки буферного формувача 21 та входом читання оперативного запам'ятовуючого пристрою 18, інверсний вихід - з входом управління мультиплексора 14, входом вибірки буферного формувача 22 та входом читання оперативного запам'ятовуючого пристрою 17, входи адреси якого під'єднані до виходів мультиплексора 13, а входи/виходи - до других входів мультиплексора 15 та виходів буферного формувача 21 Виходи лічильника 16 з'єднані з другими входами мультиплексорів 13 і 14 Виходи мультиплексора 54770 14 під'єднані до входів адреси оперативного запам'ятовуючого пристрою 18, входи/виходи якого з'єднані з першими входами мультиплексора 15 та виходами буферного формувача 22, входи зовнішньої шини даних під'єднані до виходів мультиплексора 15 та буферного формувача 19 При реалізації даного аналого-цифрового перетворювача інтегральних характеристик електричних величин узгоджуючі пристрої 1 і 2 містять двоканальні трансформаторні пристрої гальванічної розв'язки, виконані за відомою схемою (див А с СРСР № 978060, МКВ G01R21/06 від ЗО 11 82, Бюл №4), причому паралельно первинним обмоткам трансформаторів узгоджуючого пристрою 2 установлюються шунти Аналоговий комутатор З побудований на основі мікросхем МС1405В1, джерело 4 опорної напруги - на основі мікросхеми AD780, аналого-цифровий перетворювач 5 - на основі мікросхеми AD7892, регістр 6 - на основі мікросхеми КР1533ТМ9, дешифратори 7 і 8 - на основі мікросхем КР1533ИД4 Як процесорний пристрій 9 використовується сигнальний процесор типу ADSP21xx, як пристрій 10 пам'яті програм мікросхема М27С256В, як тригери 11 і 12 - мікросхема КР1533ТМ2 Мультиплексори 13-15 побудовані на основі мікросхем КР1533КП16, лічильник 16 - на основі мікросхем КР1533ИЕ10, оперативні запам'ятовуючі пристрої 17 і 18 - на основі мікросхем UM621024C, буферні формувачі 19-22 - на основі мікросхеми КР1533АП5 Пропонований аналого-цифровий перетворювач інтегральних характеристик електричних величин (далі прилад) працює наступним чином Напруги та струми з контрольованого енергооб'єкту через входи 23 поступають на входи узгоджуючих пристроїв 1 і 2, якими виконується гальванічне розв'язання електричної схеми приладу від вихідних кіл контрольованого енергооб'єкту і нормування вхідних сигналів Причому рівні нормування для узгоджуючих пристроїв 1 і 2 обираються з розрахунком на режими роботи ВІДПОВІДНО близький до номінального і з максимально можливим діапазоном підвищення вхідних сигналів при перехідних процесах Нормовані сигнали з виходів узгоджуючих пристроїв 1 і 2 поступають на входи аналогового комутатора 3, який управляється кодом параметра з виходів регістра 6 і підключає у певній часовій ПОСЛІДОВНОСТІ сигнали з виходів узгоджуючих пристроїв 1 і 2 , а також напругу з шини "нуля вольт" і опорну напругу до входів аналогоцифрового перетворювача 5 Аналого-цифровий перетворювач 5 перетворює миттєві значення сигналів, що поступають на його вхід, у цифрові коди, які обробляються процесорним пристроєм 9 Крім того, на протязі циклу роботи приладу, який дорівнює періоду коливань контрольованих сигналів, коди миттєвих значень нормованих вхідних сигналів накопичуються в оперативному запам'ятовуючому пристрої 17 чи 18 за адресами, які формуються процесорним пристроєм 9 і подаються до адресних входів оперативного запам'ятовуючого пристрою 17 чи 18 через мультиплексор 13 чи 14 в залежності від стану тригера 11 По закінченні чергового циклу роботи приладу до оперативного запам'ятовуючого пристрою 17 (18) заносяться результати обробки контрольованих сигналів і код 8 заповнення оперативного запамятовуючого пристрою 17 (18) даними, після чого тригер 11 установлюється в протилежний стан і дозволяє на протязі чергового циклу роботи зчитування даних з оперативного запам'ятовуючого пристрою 17 (18) і запис нових даних до іншого оперативного запам'ятовуючого пристрою 18 (17) В той же час тригер 12 установлюється в " 1 " , дозволяючи тим самим видачу інформації з оперативного запам'ятовуючого пристрою 17 (18) через мультиплексор 15 до зовнішньої шини даних При цьому адреса оперативного запам'ятовуючого пристрою 17 (18) визначається станом лічильника 16, у який на початку чергового циклу роботи приладу заноситься код початкової адреси даних по попередньому періоду, яка змінюється на одиницю при кожному зчитуванні інформації з оперативного запам'ятовуючого пристрою 17 (18) до зовнішньої шини даних 26 По закінченні зчитування тригер 12 установлюється в "0" Записом коду параметра у регістр 6, запуском аналого-цифрового перетворювача 5 і зчитуванням з нього інформації, установкою в " 1 " тригера 12, зміною стану тригера 11, підключенням виходу тригера 12 через буферний формувач 20 до порту даних процесорного пристрою 9 для контролю процесорним пристроєм стану цього тригера, установкою початкового стану лічильника 16, записом даних у оперативні запам'ятовуючі пристрої 17 і 18 управляє через дешифратор 7 процесорний пристрій 9, у який на початку роботи приладу по сигналу скиду на вході 24 записується програма роботи і ВХІДНІ дані з пристрою 10 пам'яті даних При необхідності формування управляючого сигналу для пристроїв 5, 6, 11, 12, 16, 17, 18 чи 20 на виходах порту адреси процесорного пристрою 9 установлюється відповідна адреса , яка дешифрується дешифратором 7 і дозволяє видачу при наявності сигналу вибірки пам'яті даних ВІДПОВІДНОГО стробу (читання чи запису) на ВІДПОВІДНИЙ ВИХІД дешифратора Установка в "0" тригера 12, зміна адреси в лічильнику 16, підключення виходу тригера 12 через буферний формувач 19 до зовнішньої шини даних 26 для контролю стану цього тригера ззовні і підключення виходів оперативного запам'ятовуючого пристрою 17 (18) через мультиплексор 15 до шини 26 виконується за допомогою дешифратора 8, який працює аналогічно дешифратору 7 при подачі на його входи відповідної адреси і сигналу запиту даних через входи приладу ВІДПОВІДНО 27 і 25 Процесорний пристрій 9 виділяє цикли роботи приладу, рівні періоду коливань вхідних сигналів, по переходах цифрового коду одного з цих сигналів через "0" Кожний з циклів програмно поділяється на такти постійної тривалості, кожний з яких складається з 18 підтактів, в яких виконується аналого-цифрове перетворення ВІДПОВІДНО рівня напруги шини "нуля вольт", поточних миттєвих значень нормованих напруг ІІд, UB, Uc, 3uo з виходів узгоджуючих пристроїв 1 і 2, опорної напруги Uo та поточних миттєвих значень нормованих струмів ід, їв, іс, Зіо з виходів узгоджуючих пристроїв 1 і 2 Паралельно процесорним пристроєм 9 виконується обробка цифрових кодів миттєвих значень контрольованих сигналів визначається 54770 період коливань вхідних сигналів