Формувач чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю

Формувач чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; двовходовий елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; вхід інвертора з'єднано з U 2 UA 1 3 режимі, пристрій синхронізації і вихідний пристрій, що забезпечує формування необхідних імпульсів, часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР №307502. - Бюлетень винаходів. №20,1971; Тактовий генератор. Авторське свідоцтво СРСР №354544. - Бюлетень винаходів. №30,1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю (патент на корисну модель України № 53542, бюл. №19,2010), який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; двовходовий елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний Dтригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; вхід інвертора з'єднано з виходом переповнювання лічильника, вихід інвертора з'єднано зі входом дозволу режиму лічби; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску. Недолік відомого пристрою - обмежені функціональні можливості, а також складність структури формувача, яка обумовлена необхідністю використання двох лічильників, складність конструкції вхідних пристроїв формувача, технології його виготовлення і, як наслідок, висока вартість, обумовлені необхідністю використання двох шин настроювання на заданий режим, в той час як, при використанні відомого пристрою в режимі формування чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, наявність другого лічильника і другої шини настроювання необов'язкова. В основу корисної моделі поставлено завдання розширення функціональних можливостей формувача чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю, крат 61846 4 ною періоду безперервної періодичної послідовності імпульсів, що подаються на її вхід з виходу кварцового генератора, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, а також спрощення конструкції вхідних пристроїв формувача і, як наслідок, спрощення технології його виготовлення і зменшення вартості. Поставлене завдання вирішується тим, що в формувач чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю, який містить реверсивний двійковий лічильник, налагоджений на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму лічби; вхід асинхронної установки в нульовий стан, вихід переповнювання; двовходовий елемент АБО; інвертор; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; стартостопний пристрій, якій містить синхронний Dтригер зі входом асинхронної установки в нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильника в нульовий стан; вхід інвертора з'єднано з виходом переповнювання лічильника, вихід інвертора з'єднано зі входом дозволу режиму лічби; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, відповідно до корисної моделі введено два JK-тригери, кожний із яких має по два входа J і К об'єднаних по "І" і вхід асинхронної установки у нульовий стан; третій, четвертий, п'ятий і шостий тривходові елементи І, виходи яких утворюють виходи формувача - виходи чотирифазної періодичної послідовності імпульсів; при цьому, прямий вихід першого JK-тригера з'єднано з входом J і К другого JK- тригера, зі входом двовходового елемента АБО, зі входом четвертого і шостого елементів І; інверсний вихід першого JKтригера з'єднано з першими входами третього і п'ятого елементів І; прямий вихід другого JKтригера з'єднано з другим входом двовходового елемента АБО і другими входами п'ятого і шостого елементів І; інверсний вихід другого JK-тригера з'єднано з другим входом третього двовходового елемента І; вихід двовходового елемента АБО з'єднано з третім входом тривходового елемента АБО; другої входи J і К першого та другого JKтригерів з'єднані з виходом інвертора; входи асинхронної установки першого і другого JK-тригера з'єднані з виходом другого елемента І; вихід переповнювання лічильника з'єднано з третіми входами третього, четвертого, п'ятого і шостого елементів І та входом дозволу синхронного паралельного 5 завантаження лічильника; входи завантажування даних лічильника утворюють входи налагодження пристрою на задану тривалість вихідних імпульсів; тактові входи лічильника, першого і другого JKтригера з'єднані проміж собою, утворюючі вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - розширення області використання і функціональних можливостей формувача, а також спрощення структури, конструкції його вхідних пристроїв, технології виготовлення і зниження вартості. На фіг. 1 приведена схема формувача. Формувач чотирифазної періодичної послідовності імпульсів з переналагоджуваною тривалістю містить: реверсивний двійковий лічильник 1, налагоджений на режим віднімання, яких має вхід подачі імпульсів синхронізації С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажуваних даних Do –D3, вхід дозволу режиму лічби Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертор 2; ланцюжок, що складається з послідовно з'єднаних резистора 3 і конденсатора 4; стартостопний пристрій, якій містить синхронний D-тригер 5 з входом асинхронної установки в нульовий стан R, перший і другий двовходові елементи І 6,7; тривходовий елемент АБО 8; два JKтригери 9,10, кожний із яких має по два входа J і К об'єднаних по "І" і вхід асинхронної установки у нульовий стан R; третій, четвертий і п'ятий двовходові елементи І,при цьому загальна точка послідовно сполучених резистора 3 і конденсатора 4 з'єднана з інформаційним входом D-тригера 5, з одним входом елемента І 6,7; вихід першого двохвходового елемента І 6 сполучений зі входами R асинхронної установки D-тригера 5 в нульовий стан; другий вхід елемента І 6 утворює вхід подачі імпульсів зупинки (Stop) режиму формування вихідної послідовності імпульсів; другий вхід елемента І 7, який сполучений з виходом елемента АБО 8, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 2, вихід якого поєднаний з входом дозволу рахування Р0 лічильника 1, другий вхід елемента АБО 8 сполучений з прямим виходом тригера 5, третій вхід елемента АБО 8 сполучений з виходом елемента АБО 11; вихід елемента І 7 з'єднаний з входами R асинхронної установки в нульовий стан лічильника 1,JK-тригераів 9,10; прямий вихід JK-тригера 9 з'єднано з входом J і К другого JK-тригера 10, зі входом елемента АБО 11, з першими входами елементів І 13,15; інверсний вихід JK-тригера 9 з'єднано з першими входами третього і п'ятого елементів І 12,14; прямий вихід JK-тригера 10 з'єднано з другим входом двовходового елемента АБО 11 і другими входами елементів І 14,15; інверсний вихід JK-тригера 10 з'єднано з другими вхо 61846 6 дами елементів І 12,14; вихід двовходового елемента АБО 11 з'єднано з третім входом елемента АБО 8; другої входи J і К тригерів 9,10 з'єднані з виходом інвертора 2; входи асинхронної установки тригерів 9,10 з'єднані з виходом елемента І 7; вихід переповнювання лічильника з'єднано з третіми входами елементів І 12,13,14,15 та входом L дозволу синхронного паралельного завантаження лічильника 1; входи завантажування даних D0-D3 лічильника 1 утворюють входи b0-b3 налагодження пристрою на задану тривалість вихідних імпульсів; тактовий вхід (С) D-тригера 5 утворює вхід подачі імпульсів запуску (Start); тактові входи С лічильника 1,JK- тригерів 9,10 з'єднані проміж собою, утворюючі вхід формувача - вхід С подачі безперервної періодичної послідовності імпульсів з виходу зовнішнього генератора; виходи елементів І 12,13,14,15 утворюють виходи чотирифазної періодичної послідовності імпульсів F0,F1,F2,F3. Формувач призначений для формування чотирифазної періодичної послідовності імпульсів з перенастроюваною тривалістю, кратною періоду тактуючих імпульсів Т, обумовленої значенням конфігураційного слова В = b, b2b1b0, що подається на входи завантаження даних Do-D3 лічильника 1. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 3 і конденсатора 4, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 6 та 7, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 5,JK-трігерів 9,10 і лічильника 1. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 5, лічильник 1 і JK- тригери 9,10 переходять в нульовий стан, формуючи рівень логічного нуля на виходах тригерів і на виході переповнювання Р4 лічильників 1, що веде до формування рівня логічного нуля на виході елемента АБО 11 і елемента АБО 8, вихід якого з'єднаний зі входом елемента І 7, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 5, що забезпечує рівень логічного нуля на входах R асинхронної установки в нульовий стан лічильника 1 и JK-трігерів 9,10. Оскільки режим асинхронної установки в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 7 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника 1 и JK-тригерів 9,10 залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 5 по його фронту тригер 5 переходить в одиничний стан (Q=1), формуючи рівень логічної 1 на виході елемента АБО 8, а отже на вході та виході елемента І 7, що забезпечує рівень логічної 1 на входах R лічильника 1 и JKтригерів 9,10, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на його вхід L дозволу синхронного паралельного завантаження, готуючи 7 лічильник 1 до прийому інформації з входів Do-D3, і на вхід інвертора 2, формуючі на його виході, з'єднаного зі входами J і К тригера 9, рівень логічної 1, готуючи його к переходу в протилежний стан. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактуючого імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що подаються на відповідні входи Do-D3, тобто лічильник 1 переходить у стан В = b3b2b1b0,a JK-тригер 9 переходить в одиничний стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1 і на виході JKтригера 9, тобто на входах і на виході елемента І 13 (F, ). Стан JK-тригера 10 залишатися незмінним (рівним 0). В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу JK-тригерів 9,10. Під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) і всіх подальших тактуючих імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан JK-трігерів 9,10 залишатися незмінним до тих пір, поки вміст лічильника 1 не стане рівним 0, що приведе до дозволу режиму завантаження лічильника 1 і режиму переходу JK-тригерів 9,10. Під час вступу наступного тактуючого імпульсу лічильник 1 переходить у стан В, JK-трігер 9 - в нульовий стан, JK-трігер 10 - в одиничний стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1 і на виході JK-тригера 10, тобто на входах і на виході елемента І 14 (F2). В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу JK-тригерів 9,10. Під час вступу подальших тактуючих імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан JK-трігери 9,10 залишатися незмінним до тих пір, поки вміст лічильника 1 не стане рівним 0, що приведе до дозволу режиму завантаження лічильника 1 і режиму переходу JK-тригерів 9,10. Під час вступу наступного тактуючого імпульсу лічильник 1 переходить у стан В, JK-тригер 9 переходить у одиничний стан, одиничний стан JKтрігера 10 залишатися незмінним, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1 і на виходах JK-тригерів 9,10, тобто на входах і на виході елемента І 15 (F3). В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу JKтригерів 9,10. Під час вступу подальших тактуючих імпульсів, вміст лічильника 1 зменшуватиметься на одиницю, а стан JK-тригери 9,10 залишатися незмінним до тих пір, поки вміст лічильника 1 не стане рівним 0. Під час вступу наступного тактуючого імпульсу лічильник 1 переходить у стан В, JK-тригери 9,10 переходять у в нульовий стан, що обумовлює одиничне значення на виході переповнювання Р4 лічильника 1 і на інверсних виходах JK-тригерів 9,10, тобто на входах і на виході елемента І 13 (F0). В результаті цього переходу дозволяється режим лічби лічильника 1 і забороняється режим переходу JK- тригерів 9,10. Під час вступу подальших тактуючих імпульсів, вміст лічильника 1 61846 8 зменшуватиметься на одиницю, а стан JK-тригери 9,10 залишатися незмінним до тих пір, поки вміст лічильника 1 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на його виходах F1,F2,F3,F0 генерується чотирьохфазная періодична послідовність імпульсів часові параметри яких визначаються значенням конфігураційного слова В (tи =ВТ, tп = Т). Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів заданого генератора і до стану лічильника 1 і JK-тригера 9,10, тому найбільш вірогідний випадок, що у момент поступлення його хоч би один з них знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на відповідних виходах, з'єднаних з входами елемента АБО 8, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 7. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 4, який зарядився при включенні джерела живлення, то на виході елемента Т 7, а отже, і на входах R лічильників 1 і JK-тригерів 9,10 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильника 1 і JK-тригерів 9,10 відповідно до алгоритму до тих пір, поки вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 8 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 7, що призведе до блокування нульового стану лічильника і JK-тригера 9, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску всі процеси повторюються. На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (нижнє кільце граф переходів лічильника 1, верхнє кільце - граф переходів JK-тригерів 10,9) із загальною вершиною, відповідною нульовому стану лічильника 1 і JK-тригерів 10,9, та епюри, що ілюструють роботу, для варіанту налагодження В=3. На відміну від відомого пристрою формування чотирифазної послідовності імпульсів тривалість яких визначається значенням конфігураційного слова розширює область використання і функціональні можливості формувача, а наявність тільки одного лічильника і однієї шини настроювання на заданий режим дозволило спростити структуру формувача, конструкцію його вхідних пристроїв, технологію виготовлення і знизити вартість. 9 61846 10 11 Комп’ютерна верстка І. Скворцова 61846 Підписне 12 Тираж 23 прим. Міністерство освіти і науки України Державний департамент інтелектуальної власності, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601