Формувач імпульсів

Формувач імпульсів, який містить: два віднімальних двійкових лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; перший інвертор; двовходовий елемент АБО; ланцюжок між полюсами живлення, що складається з послідовно з'єднаних резистора і конденсатора; старт/стопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора сполучена з інформаційним входом D-тригера, з одним входом першого та другого двовходових елементів І; вихід першого двовходового елемента І сполучений з входом асинхронної установки D-тригера в нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; другий вхід другого елемента І сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом U 2 (19) 1 3 (патент на корисну модель України № 57975, бюл. № 6, 2011), який містить: два реверсивні двійкові лічильники, кожен з яких має вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; інвертор; двовходовий елемент АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; старт/стопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора сполучена з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки Dтригера в нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, входом інвертора, вихід якого поєднаний з входом дозволу рахування другого лічильника, з одним з входів двовходового елемента АБО, з входом дозволу рахування першого лічильника; другий вхід тривходового елемента АБО сполучений з виходом переповнювання першого лічильника, з його входом дозволу синхронного паралельного завантаження і з другим входом двовходового елемента АБО, вихід якого з'єднаний з входом дозволу синхронного паралельного завантаження другого лічильника; третій вхід тривходового елемента АБО сполучений з виходом Dтригера; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильників в нульовий стан; входи паралельного завантаження даних другого лічильника утворюють входи надавання конфігураційного слова, визначаючого тривалість вихідних імпульсів; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі безперервної періодичної послідовності імпульсів; тактовий вхід Dтригера утворює вхід подачі імпульсів запуску. Недоліком відомого пристрою є формування вхідної імпульсної послідовності, часові параметри якої кратні періоду зовнішніх імпульсів що обмежує область використання і функціональні можливості відомого пристрою. У основу корисної моделі поставлено завдання удосконалення формувача імпульсів з переналагоджувальною (програмованою) тривалістю, кратною половині періоду безперервної періодичної послідовності прямокутних імпульсів типу меандр, що подаються на її вхід з виходу кварцового генератора, шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними. Поставлене завдання вирішується тим, що в формувач імпульсів, який містить: два віднімальних двійкових лічильники, кожен з яких має вхід 64725 4 подачі імпульсів синхронізації, вхід дозволу синхронного паралельного завантаження і входи подачі завантажуваних даних, вхід дозволу режиму рахування, вхід асинхронної установки в нульовий стан, вихід переповнювання; перший інвертор; двовходовий елемент АБО; ланцюжок між полюсами живлення, що складається з послідовно з'єднаних резистора і конденсатора; старт/стопний пристрій, який містить синхронний D-тригер з входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І, тривходовий елемент АБО; при цьому загальна точка послідовно сполучених резистора і конденсатора сполучена з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений з входом асинхронної установки Dтригера в нульовий стан; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; другий вхід другого елемента І, який сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом переповнювання другого лічильника, виходом пристрою, входом інвертора, вихід якого поєднаний з входом дозволу рахування другого лічильника, з одним з входів двовходового елемента АБО, з входом дозволу рахування першого лічильника; другий вхід тривходового елемента АБО сполучений з виходом переповнювання першого лічильника, з його входом дозволу синхронного паралельного завантаження і з другим входом двовходового елемента АБО, вихід якого з'єднаний з входом дозволу синхронного паралельного завантаження другого лічильника; третій вхід тривходового елемента АБО сполучений з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників в нульовий стан; входи паралельного завантаження даних другого лічильника утворюють входи надавання конфігураційного слова, яке визначає тривалість вихідних імпульсів; тактові входи першого та другого лічильників сполучені між собою, тактовий вхід D-тригера утворює вхід подачі імпульсів запуску, чотири інвертора, входи яких з'єднані з відповідними входами подачі завантажуваних даних другого лічильника, а виходи інверторів з'єднані з відповідними входами подачі завантажуваних даних першого лічильника; відповідно до корисної моделі введений елемент затримки та двовходовий елемент ВИКЛЮЧНЕ-АБО на перший вхід якого надходить послідовності вхідних імпульсів з виходу зовнішнього генератора, а другий вхід з'єднаний з виходом елемента затримки, що здійснює зсув у часі вхідних імпульсів. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. Технічний результат, як наслідок цих властивостей - збільшення тактової частоти і відповідно швидкості роботи формувача вдвічі. На фіг. 1 приведена схема формувача. На фіг. 2 приведена схема елемента затримки. На фіг. 3 приведений граф переходів формувача, а 5 на фіг. 4 - епюри, що ілюструють роботу формувача для одного варіанту налагодження. Формувач містить два реверсивні двійкові лічильники 1, 2, кожен з яких має: вхід подачі тактових імпульсів С, вхід налагодження на режим підсумовування/віднімання U, вхід дозволу синхронного паралельного завантаження L і входи подачі завантажувальних даних D0-D3, вхід дозволу режиму рахування Р0, вхід асинхронної установки в нульовий стан R, вихід переповнювання Р4; інвертори 3, 11, 12, 13, 14; двовходовий елемент АБО 4; ланцюжок, що складається з послідовно з'єднаних резистора R1 5 і конденсатора С, 6; старт/стопний пристрій, який містить синхронний D-тригер 7 з входом асинхронної установки у нульовий стан R, два двовходових елемента І 8, 9, тривходовий елемент АБО 10; при цьому загальна точка послідовно сполучених резистора 5 і конденсатора 6 сполучена з інформаційним входом D-тригера 7, з одним входом елемента 8 і з одним входом елемента 9; другий вхід елемента 8 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів; вихід елемента 8 сполучений з входом асинхронної установки D-тригера 7 в нульовий стан; другий вхід елемента 9, який сполучений з виходом елемента 10, один з входів якого поєднаний з виходом переповнювання Р4 лічильника 1, входом інвертора 3, вихід якого поєднаний з входом дозволу рахування Р0 лічильника 1, з одним з входів елемента 4, з входом дозволу рахування Р0 лічильника 2; другий вхід елемента 4 сполучений з виходом переповнювання Р4 лічильника 2, з його входом дозволу синхронного паралельного завантаження L і з другим входом елемента 4, вихід якого з'єднаний з входом дозволу синхронного паралельного L завантаження лічильника 1; третій вхід елемента 4 сполучений з виходом Q D-тригера 7; вихід елемента 9 з'єднаний з входами R асинхронної установки лічильників в нульовий стан; входи паралельного завантаження даних (D0-D3) лічильника 1 з'єднані з виходами інверторів 11-14; входи паралельного завантаження даних (D0-D3) лічильника 2, які утворюють входи надавання конфігураційного слова B=b3b2b1b0, з'єднані з входами інверторів 11-14; тактові входи лічильників 1, 2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів здійснюється через двовходовий елемент XOR (ВИКЛЮЧНЕ-АБО) 15, на входи якого надходить послідовність імпульсів з виходу зовнішнього генератора безпосередньо та через елемент затримки 16; тактовий вхід Dтригера 7 утворює вхід подачі імпульсів запуску (Start). Формувач призначений для формування періодичної послідовності імпульсів з переналагоджувальною тривалістю, кратною подвійному періоду тактових імпульсів Т, обумовленого значенням конфігураційного слова В=b3b2b1b0, що подаються на входи паралельного завантаження лічильника 2 і фіксованим максимальним періодом, обумовленим числом станів лічильника 1. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 5 і конденсатора 6, підклю 64725 6 ченою до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 8 та 9, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 7 і лічильників 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 7 і обидва лічильники переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q D-тригера 7 і на виходах переповнювання Р4 лічильників 1, 2, що веде до формування рівня логічного нуля на виході тривходового елемента АБО 10, вихід якого з'єднаний з входом елемента І 9, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки лічильників 1, 2 у нульовий стан. Оскільки режим асинхронної установки лічильників в нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пір, поки на вході елемента 9 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильників залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С D-тригера 7 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної 1 на виході елемента АБО 10, а отже на вході та виході елемента І 9, що забезпечує рівень логічної 1 на входах R лічильників 1, 2, знімаючи блокування. Нульове значення сигналу з виходу переповнювання Р4 лічильника 1 поступає на входи дозволу синхронного паралельного завантаження L лічильників 1, 2, готуючи їх до прийому інформації з входів D0-D3. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильників значеннями сигналів, що подаються на відповідні входи D0-D3, тобто лічильник 2 переходить у стан В, лічильник 1 - у стан В. В результаті цього переходу сигнали на виходах переповнювання лічильників стають неактивними (дорівнюючими рівню логічної одиниці). Неактивний сигнал Р4 лічильника 1, що поступив на входи L забороняє паралельне завантаження. Неактивний сигнал Р4 лічильника 2, що поступив на вхід дозволу рахування лічильника 1 забороняє режим рахування, тобто лічильник 1 переходить в режим зберігання завантаженого в нього конфігураційного слова В. На вхід дозволу рахування Р0 лічильника 2 сигнал переповнювання Р4 з його виходу подається через інвертор, отже, сигнал дозволу рахування активний (дорівнює рівню логічного 0), під час вступу другого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) і всіх подальших тактових імпульсів, вміст лічильника 2 зменшуватиметься на одиницю, а стан лічильника 1 буде залишатися незмінним (рівним В), до тих пір, поки вміст лічильника 2 не стане рівним 0. Як тільки лічильник 2 перейде в нульовий стан сигнал Р4 7 64725 на виході переповнювання його стане активним (дорівнюватиме 0), що приведе до формування активного сигналу на вході дозволу рахування Р0 лічильника 1 і неактивного сигналу (дорівнюватиме рівню логічної 1) на вході дозволу рахування Р0 лічильника 2. Під час вступу подальших тактових імпульсів вміст лічильника 1 зменшуватиметься на одиницю, а стан лічильника 2 залишатиметься незмінним (дорівнюватиме 0), до тих пір, поки вміст лічильника 1 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході переповнювання Р4 лічильника 2 генерується періодична послідовність імпульсів, кратних періоду вхідних імпульсів, часові параметри яких (тривалість імпульсу – tі, тривалість паузи - tп, період дотримання) визначаються значенням конфігураційного слова В:   B 1 T BT , tп  , 2 2 B  B 1 T . Tв  tі  t п  2 tі    Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 7, що призводить до переходу його в нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів задаючого генератора і до стану лічильників, тому найбільш вірогідний випадок, що у момент поступлення його хоч би одного з лічильників знаходитиметься у стані, відмінному від нульового, яке характеризується рівнем логічної одиниці на відповідних виходах пере 8 повнювання, з'єднаних з входами елемента АБО 10, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 9. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 6, який зарядився при включенні джерела живлення, то на виході елемента І 9, а отже, і на входах R лічильників 1, 2 також буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. Зі вступом кожного чергового імпульсу на вхід формувача С відбуватиметься перехід лічильників відповідно до алгоритму до тих пір, поки обоє вони не виявляться в нульовому стані, в результаті, на всіх входах елемента АБО 10 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході і виході елемента І 9, що приведе до блокування нульового стану лічильників, а, отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску всі процеси повторюються. На фіг. 2 наведена схема реалізації елемента затримки з парного числа послідовно з'єднаних інверторів. Загальна затримка складається з суми затримок інверторів. На фіг. 3 приведений граф переходів формувача, що складається з двох кілець (верхнє - граф переходів лічильника 1, нижнє - граф переходів лічильника 2) із загальною вершиною, відповідною нульовому стану лічильників, і епюри, що ілюструють роботу, для варіанту налагодження В=5. На фіг. 4 приведені епюри, що ілюструють роботу формувача для одного варіанту налагодження. Введення нових елементів та зв'язків дозволяє формувати тактові імпульси по передньому і задньому фронту, що збільшує тактову частоту вдвічі, тобто розширює область використання та функціональні можливості пристрою. 9 64725 10 11 Комп’ютерна верстка Л.Литвиненко 64725 Підписне 12 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601