Формувач з незалежним перенастроюванням тривалості імпульсів і паузи

Формувач з незалежним перенастроюванням тривалості імпульсів і паузи, який містить два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; інвертор; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом Dтригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, входи пара U 2 UA 1 3 часові параметри яких визначаються часовими параметрами імпульсів, що подаються на вхід (Тактовий генератор. Авторське свідоцтво СРСР № 307502. - Бюлетень винаходів. № 20, 1971; Тактовий генератор. Авторське свідоцтво СРСР № 354544. - Бюлетень винаходів. № 30, 1972). Недолік відомих пристроїв - обмежені функціональні можливості, обумовлені налагоджуванням на фіксований режим часових параметрів вихідних імпульсів. Найбільш близьким за технічною суттю і результатом, що досягається, є формувач з незалежним перенастроюванням тривалості імпульсів і паузи (патент України на корисну модель № 53542, бюл. № 19, 2010), який має два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; інвертор; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, входи паралельного завантаження другого лічильника, утворюють входи налагодження формувача на задану тривалість паузи. Недолік відомого пристрою - низька швидкодія, зумовлена використанням типових двійкових лічильників, складність і швидкодія яких знаходяться в протидії, що особо проявляється при збільшенні діапазону перестройки, тобто кількості розрядів, покриваючих заданий діапазон перестройки. В основу корисної моделі поставлено завдання удосконалення формувача з незалежним перенастроюванням тривалості імпульсів і паузи шляхом введення нового складу елементів і нової організації взаємних з'єднань між ними, забезпечує незалежність встановлення від кількості розрядів. Поставлене завдання вирішується тим, що в формувач з незалежним перенастроюванням тривалості імпульсів і паузи (патент України на корисну модель № 53542, бюл. № 19, 2010), який має два лічильники, кожен з яких має вхід подачі імпульсів синхронізації, входи паралельного завантаження, вхід асинхронної установки у нульовий 67066 4 стан; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора; інвертор; стартостопний пристрій, якій містить синхронний Dтригер зі входом асинхронної установки у нульовий стан, перший і другий двох входові елементи І; тривходовий елемент АБО, при цьому загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом Dтригера, з одним входом першого та другого двовходового елемента І; вихід першого двовходового елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; другий вхід другого елемента І сполучений з виходом тривходового елемента АБО, один з входів якого поєднаний з виходом D-тригера; вихід другого елемента І з'єднаний з входами асинхронної установки лічильників у нульовий стан; тактові входи першого та другого лічильників сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; входи паралельного завантаження першого лічильника утворюють входи налагодження формувача на задану тривалість вихідних імпульсів, входи паралельного завантаження другого лічильника, утворюють входи налагодження формувача на задану тривалість паузи, відповідно до корисної моделі, замість типових двійкових лічильників введено лічильники, кожен із яких виконано на зсувних регістрах, які мають два входи послідовного внесення і два входи налагоджування на заданий режим, за схемою генератора послідовності максимальної тривалості, тобто має двовходовий елемент інверсії складання за модулем два, перші входи яких з'єднано з виходами молодшого (нульового) розряду регістрів, а другі входи з'єднано з виходами старшого (третього) розряду, виходи кожного з елементів з'єднано зі входом послідовного внесення зі зсувом у бік молодших розрядів відповідного регістра; перший і другий чотиривходові елементи АБО; третій двовходовий елемент інверсії складання за модулем два; двовходовий елемент АБО-НІ, при цьому, виходи першого регістра з'єднано зі входами першого чотиривходового елемента АБО, вихід якого утворює перший вихід формувача, який з'єднано з першим входом елемента АБО-НІ, вихід якого утворює другий вихід формувача, з другим входом тривходового елемента АБО і з першим входом третього двовходового елемента інверсії складання за модулем два, вихід якого з'єднано з першим входом налагоджування на заданий режим першого регістра і нульовим входом налагоджування на заданий режим другого регістра; другий вхід третього елемента інверсії складання за модулем два з'єднано з виходом другого чотиривходового елемента АБО, третім входом тривходового елемента АБО і входом інвертора, вихід якого з'єднано з нульовим входом налагоджування на заданий режим першого регістра; перший вхід налагоджування на заданий режим другого регістра з'єднано з рівнем логічної одиниці. Заявлений формувач має новий склад елементів і нову організацію взаємозв'язків між ними, тобто містить нову сукупність ознак, які забезпечують нові технічні властивості. 5 Технічний результат, як наслідок цих властивостей - більш висока швидкодія, зумовлена незалежністю встановлення від кількості розрядів. На фіг. 1 приведена схема формувача. Формувач містить: два зсувних регістра 1, 2, кожен з яких має вхід подачі тактових імпульсів С, входи паралельного завантаження D0-D3, входи послідовного внесення DS0, DS3, входи налагоджування на заданий режим М0, М1, вхід асинхронної установки в нульовий стан R, виходи Q0-Q3; перший, другий і третій двох входові елементи інверсії складання за модулем два 3, 4, 8; перший і другий чотиривходові елементи АБО 5, 6; інвертор 7; ланцюжок, що складається з послідовно з'єднаних резистора 9 і конденсатора 10; стартостопний пристрій, який містить синхронний D-тригер 11 зі входом асинхронної установки у нульовий стан R, перший і другий двох входові елементи І 12, 13; тривходовий елемент АБО 14, двовходовий елементи АБО НІ 15. Тактові входи С регістрів 1, 2 сполучені між собою, утворюючи вхід формувача С - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора. Входи паралельного завантаження D0-D3 регістра 1 утворюють входи b0-b3 налагодження формувача на задану тривалість вихідних імпульсів, входи паралельного завантаження D0-D3 регістра 2, утворюють входи а0-а3 налагодження формувача на задану тривалість паузи. Перші входи елементів 3, 4 інверсії складання за модулем два, з'єднано з виходами молодшого (нульового) розряду відповідних регістрів 3, 4, а другі входи з'єднано з виходами старшого (третього) розряду, виходи елементів 3, 4 з'єднано зі входом DS3 послідовного внесення зі зсувом у бік молодших розрядів відповідного регістра. Загальна точка послідовно сполучених резистора 9 і конденсатора 10 з'єднана з інформаційним входом D-тригера 11, з одним входом двох входових елементівІ 12, 13; другий вхід елемента 112 утворює вхід подачі імпульсів зупинки (Stop) формування вихідних імпульсів, вихід першого двовходового елемента І 12 сполучений зі входом R асинхронної установки D-тригера 11 у нульовий стан; другий вхід елемента 113, який сполучений з виходом тривходового елемента АБО 14, один з входів якого поєднаний з виходом D-тригера 11; вихід елемента І 13 з'єднаний зі входами R асинхронної установки регістрів 1, 2 у нульовий стан. Тактовий вхід С тригера 11 утворює вхід подачі імпульсів запуску (Start) формування вихідних імпульсів. Виходи Q0-Q3 регістра 1 з'єднано зі входами чотиривходового елемента АБО 5, вихід якого утворює перший вихід формувача F1, з'єднано зі першим входом елемента АБО-НІ 15, вихід якого утворює другий вихід F2 формувача, з другим входом тривходового елемента АБО 14 і з першим входом третього двовходового елемента інверсії складання за модулем два 8, вихід якого з'єднано зі входом М1 налагоджування на заданий режим регістра 1 і входом М0 налагоджування на заданий режим регістра 2; другий вхід елемента 8 інверсії складання за модулем два з'єднано з виходом чотиривходового елемента АБО 6, третім входом 67066 6 тривходового елемента АБО 14 і входом інвертора 7, вихід якого з'єднано зі входом М0 налагоджування на заданий режим регістра 1; вхід М1 налагоджування на заданий режим регістра 2 з'єднано з рівнем логічної одиниці. Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 9 і конденсатора 10, підключеного до шини живлячої напруги +Е, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 12 та 13, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів R асинхронної установки в нульовий стан відповідно D-тригера 11 і регістрів 1, 2. Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення D-тригер 11 і обоє регістри переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виході Q тригера 11 і на виходах Q0-Q3 регістрів, що веде до формування рівня логічного нуля на виходах елементів АБО 5, 6 і елемента АБО 14, вихід якого з'єднаний зі входом елемента І 13, що забезпечує підтвердження (блокування) рівня логічного нуля на його виході, і по закінченню перехідного процесу, пов'язаного із зарядом конденсатора 6, що забезпечує рівень логічного нуля на входах R асинхронної установки регістрів 1 2 у нульовий стан. Оскільки режим асинхронної установки регістрів у нульовий стан має пріоритет по відношенню до всіх останніх режимів, то до тих пор поки на вході елемента 13 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан регістрів залишатиметься незмінним. Під час вступу імпульсу запуску (Start) на тактовий вхід С тригера 11 по його фронту тригер переходить в одиничний стан (Q=1), формуючи рівень логічної одиниці на виході елемента АБО 14, а отже на вході та виході елемента І 13, що забезпечує рівень логічної одиниці на входах R регістрів 1, 2, знімаючи блокування, у результаті чого нульове значення сигналу з виходів P1, Р2 елементів АБО 5, 6, яке поступає на входи елементу 8, формує на його виході, тобто на входах М1 регістра 1 і М0 регістра 2, рівень логічної одиниці, на вході М0 регістра 1 і М1 регістра 2 також рівень логічної одиниці, що забезпечує режим паралельного завантаження. Під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження регістрів 1, 2 значеннями сигналів, що подаються на відповідні входи D0-D3, тобто регістри 1, 2 переходять у стан В. В результаті цього переходу сигнал на виходах елементів АБО 5, 6 дорівнює рівню логічної одиниці, що веде до формування одиничного сигналу на вході інвертора 7, тобто нульового сигналу на вході М0 регістра 1, одиничне значення сигналу на входах М0, М1 регістра 2 залишається незмінним, тобто, режим завантаження регістра 2 залишатися незмінним, а регістр 1 переходить у режим зсуву у бік старших розрядів. 7 Під час вступу подальших тактових імпульсів, зміст регістра 1 змінюється відповідно з алгоритмом функціонування генератора послідовності максимальної тривалості, а стан регістра 2 залишатися рівним В, до тих пор, поки зміст регістра 1 не стане рівним 0. В результаті цього переходу регістр 1 перейде в режим зберігання, а регістр 2 в режим зсуву у бік старших розрядів. Під час вступу подальших тактових імпульсів, зміст регістра 1 буде залишатися незмінним (рівним 0), а стан регістра 2 буде змінюватися відповідно з алгоритмом функціонування генератора послідовності максимальної тривалості, до тих пір, поки зміст регістра 2 не стане рівним 0, тобто формувач повернеться у вихідний стан. Надалі всі процеси повторюються. Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на виході елемента АБО 5 генерується періодична послідовність імпульсів, часові параметри яких (тривалість імпульсу, тривалість паузи) залежать від значення управляючих двійкових слов В і А, яка приведена в таблицях на фіг. 2, 3. Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Stop), що формує активний рівень сигналу на вході R асинхронної установки D-тригера 5, що призводить до переходу його у нульовий стан (Q=0). Імпульс Stop, як правило, асинхронний по відношенню до імпульсів зовнішнього генератора і до стану регістрів 1, 2. Якщо у момент вступу тактового імпульсу обоє регістри знаходитиметься у нульовому стані, то при переході D-тригера 5 у нульовий стан на входах елемента АБО 14 і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента І 13, що призведе до блокування нульового стану обох регістрів, а отже, до припинення процесу генерації. Якщо у момент вступу регістр 1 або регістр 2 (або обоє) знаходитиметься у стані, відмінному від 67066 8 нульового, яке характеризується рівнем логічної одиниці на виході відповідного елемента АБО 5 (АБО 6), з'єднаного зі входами елемента АБО 14, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента І 13. Оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 10, який зарядився при включенні джерела живлення, то на виході елемента І 13, а отже, і на входах R обох регістрів буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. І тільки зі вступом подальших імпульсів, коли відбуватиметься перехід регістрів 1, 2 у нульовий стан, на виході елемента АБО 14 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента І 13, що приведе до блокування нульового стану регістрів 1, 2, тобто до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються. На фіг. 4 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів регістра 2, нижнє кільце - граф переходів регістра 1 із загальною вершиною, відповідною їх нульовому стану, а на фіг. 5 - епюри, що ілюструють роботу для варіанту налагодження В=9, А=10, визначаючих часові параметри вихідної періодичної послідовності імпульсів - tи1=6T, tп1=4T, tи2=4T, tп2=7T. Пропонований пристрій, який, на відміну від відомого, містить два лічильника, виконаних на зсувних регістрах за схемою генератора послідовності максимальної тривалості, що дозволило звести час переходу формувача з одного стану в другий до мінімально можливого значення, яке визначається часом передачі сигналу проміж сусідніми розрядами регістра без додаткових міжрозрядних логічних елементів незалежно від кількості розрядів, тобто забезпечило підвищення швидкодії формувача до максимально можливого, яка визначається використовуваною елементною базою. 9 67066 10 11 Комп’ютерна верстка М. Ломалова 67066 Підписне 12 Тираж 23 прим. Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601