Буферний каскад

Реферат: UA 70755 U UA 70755 U 5 10 15 20 25 30 35 40 45 50 55 60 Корисна модель належить до імпульсної техніки і може бути використана в аналоговоцифрових перетворювачах і цифрових вимірювальних приладах. Відомий буферний пристрій (Бахтиаров Г.Д., Малинин В.В., Школин В.П. Аналого-цифровые преобразователи / Под ред. Г.Д. Бахтиарова. - М.: Советское радио, 1980.-280 с. ил. Рис. 6.28 на сторінці 150), який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та сьомого транзисторів з'єднано з колекторами третього та шостого транзисторів відповідно, колектор першого транзистора з'єднано з шиною додатного живлення через відповідні виводи першого джерела струму, колектор восьмого транзистора з'єднано з шиною від'ємного живлення через відповідні виводи другого джерела струму, бази другого та сьомого транзисторів з'єднано з базами та колекторами першого та восьмого транзисторів відповідно, емітери восьмого та п'ятого транзисторів об'єднано між собою та з'єднано з базою шостого транзистора, емітери першого та четвертого транзисторів об'єднано між собою та з'єднано з базою третього транзистора, колектори четвертого та п'ятого транзисторів з'єднано з колекторами шостого та третього транзисторів відповідно, емітери третього та шостого транзисторів об'єднано та з'єднано з вихідною шиною. Основним недоліком аналога є низька точність, що викликано значною вихідною напругою зміщення нуля через не ідентичність параметрів пар n-р-n та p-n-p транзисторів у верхньому та нижньому каналах. За прототип вибрано буферний каскад (Патент України № 51014, Н03К 5/22, G05B 1/00, 2010р.), який містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, емітери другого та сьомого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, другі виводи першого і другого джерела струму з'єднано з шиною додатного і від'ємного живлення відповідно, бази другого та сьомого транзисторів з'єднано з колекторами першого та восьмого транзисторів відповідно, а також з першими виводами першого і другого джерела струму відповідно, бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, бази та колектори дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів та з'єднано з вихідною шиною. Недоліком прототипу є низька точність, що обмежує галузь використання пристрою. В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність, це розширює галузь використання корисної моделі у різноманітних цифрових вимірювальних пристроях та аналогово-цифрових перетворювачах. Поставлена задача вирішується тим, що в буферний каскад, який містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, другі виводи першого і другого джерел струму з'єднано з шиною додатного і від'ємного живлення відповідно, бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів та з'єднано з вихідною шиною, введено одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий транзистори та третє і четверте джерела струму, причому другі виводи третього і четвертого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, перші виводи третього і четвертого джерел струму з'єднано з базами та колекторами третього і шостого транзисторів відповідно, а також з базами першого і восьмого транзисторів відповідно, емітери третього і шостого транзисторів з'єднано з емітерами п'ятнадцятого і вісімнадцятого транзисторів відповідно, бази та колектори п'ятнадцятого і вісімнадцятого транзисторів з'єднано з емітерами шістнадцятого і сімнадцятого транзисторів відповідно, колектори шістнадцятого і сімнадцятого транзисторів з'єднано з емітерами сьомого і другого транзисторів відповідно, бази шістнадцятого і сімнадцятого транзисторів з'єднано з базами та колекторами дев'ятого і десятого транзисторів відповідно, а також з колекторами четвертого і п'ятого транзисторів відповідно та з'єднано з вихідною шиною, емітери дев'ятого і десятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, колектори тринадцятого і чотирнадцятого транзисторів з'єднано з 1 UA 70755 U 5 10 15 20 25 30 35 40 45 50 55 60 базами другого і сьомого транзисторів відповідно, а також з емітерами першого і восьмого транзисторів відповідно, бази тринадцятого і чотирнадцятого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з першими виводами першого і другого джерела струму, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами четвертого і п'ятого транзисторів відповідно, колектори першого і восьмого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно. На кресленні представлено принципову схему буферного каскаду. Пристрій містить вхідну шину 1, яку з'єднано з базами четвертого 4 та п'ятого 5 транзисторів, колектори першого 8, другого 22 і сьомого 23, восьмого 13 транзисторів та другі виводи першого 2, третього 14 і другого 7, четвертого 21 джерел струму з'єднано з шинами додатного 24 та від'ємного 26 живлення відповідно, бази першого 8 та восьмого 13 транзисторів з'єднано з базами та колекторами третього 15 та шостого 20 транзисторів відповідно, а також з першими виводами третього 14 і четвертого 21 джерел струму відповідно, колектори та бази дев'ятого 10 та десятого 11 транзисторів об'єднано між собою, а також з колекторами четвертого 4 та п'ятого 5 транзисторів відповідно, а також з базами шістнадцятого 17 і сімнадцятого 18 транзисторів відповідно та з'єднано з вихідною шиною 25, емітери третього 15 і шостого 20 транзисторів з'єднано з емітерами п'ятнадцятого 16 і вісімнадцятого 19 транзисторів відповідно, бази та колектори п'ятнадцятого 16 і вісімнадцятого 19 транзисторів з'єднано з емітерами шістнадцятого 17 і сімнадцятого 18 транзисторів відповідно, колектори шістнадцятого 17 і сімнадцятого 18 транзисторів з'єднано з емітерами сьомого 23 і другого 22 транзисторів відповідно, емітери дев'ятого і десятого транзисторів з'єднано з емітерами тринадцятого 9 і чотирнадцятого 12 транзисторів відповідно, колектори тринадцятого 9 і чотирнадцятого 12 транзисторів з'єднано з базами другого 22 і сьомого 23 транзисторів відповідно, а також з емітерами першого 8 і восьмого 13 транзисторів відповідно, бази тринадцятого 9 і чотирнадцятого 12 транзисторів з'єднано з базами та колекторами одинадцятого 3 і дванадцятого 6 транзисторів відповідно, а також з першими виводами першого 2 і другого 7 джерела струму, емітери одинадцятого 3 і дванадцятого 6 транзисторів з'єднано з емітерами четвертого 4 і п'ятого 5 транзисторів відповідно. Буферний каскад працює таким чином. Якщо напруга на вхідній шині 1 збільшується, то п'ятий 5 транзистор трохи відкривається, а четвертий 4 транзистор трохи закривається. При цьому напруга на емітерах четвертого 4, п'ятого 5, одинадцятого 3, дванадцятого 6 транзисторів зростає. Водночас зростають потенціали баз тринадцятого 9 та чотирнадцятого 12 транзисторів, а також емітерів дев'ятого 10 та десятого 11 транзисторів. Потенціали точки об'єднання емітерів тринадцятого 9 та дев'ятого 10 транзисторів, а також десятого 11 та чотирнадцятого 12 транзисторів відслідковує потенціали точок об'єднання емітерів одинадцятого 3 та четвертого 4 транзисторів, а також п'ятого 5 та дванадцятого 6 транзисторів відповідно. Підвищення потенціалу точок об'єднання емітерів тринадцятого 9 та дев'ятого 10, а також чотирнадцятого 12 та десятого 11 транзисторів призводить до зростання потенціалу вихідної шини 25. Таким чином потенціал вихідної шини 25 відслідковує потенціал вхідної шини. Якщо напруга на вхідній шині 1 зменшується, то п'ятий 5 транзистор трохи закривається, а четвертий 4 транзистор трохи відкривається. При цьому напруга на емітерах четвертого 4, п'ятого 5, одинадцятого 3, дванадцятого 6 транзисторів зменшується. Водночас зменшуються потенціали баз тринадцятого 9 та чотирнадцятого 12 транзисторів, а також емітерів дев'ятого 10 та десятого 11 транзисторів. Потенціали точки об'єднання емітерів тринадцятого 9 та дев'ятого 10 транзисторів, а також десятого 11 та чотирнадцятого 12 транзисторів відслідковує потенціали точок об'єднання емітерів одинадцятого 3 та четвертого 4 транзисторів, а також п'ятого 5 та дванадцятого 6 транзисторів відповідно. Зменшення потенціалу точок об'єднання емітерів тринадцятого 9 та дев'ятого 10, а також чотирнадцятого 12 та десятого 11 транзисторів призводить до зменшення потенціалу вихідної шини 25. Таким чином потенціал вихідної шини 25 відслідковує потенціал вхідної шини. Перше 2 та друге 7 джерела струму задають режим по постійному струму каскадів схеми. Другий 22, сімнадцятий 18 та сьомий 23, шістнадцятий 17 транзистори утворюють каскади, які із третім 14 та четвертим 21 джерелами струму забезпечують стабілізацію базового струму першого 8 та восьмого 13 транзисторів відповідно, які у свою чергу стабілізують роботу каскадів на четвертому 4, одинадцятому 3, тринадцятому 9, дев'ятому 10 та п'ятому 5, дванадцятому 6, десятому 11, чотирнадцятому 12 транзисторах відповідно, що призводить до підвищення точності роботи. Транзистори третій 15, п'ятнадцятий 16, шостий 20, вісімнадцятий 19 забезпечують необхідний режим по напрузі для першого 8 і восьмого 13 транзисторів відповідно. 2 UA 70755 U Шини додатного 24 і від'ємного 26 живлення забезпечують необхідний рівень напруг для живлення схеми. ФОРМУЛА КОРИСНОЇ МОДЕЛІ 5 10 15 20 25 30 Буферний каскад, який містить десять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, другі виводи першого і другого джерел струму з'єднано з шиною додатного і від'ємного живлення відповідно, бази першого та восьмого транзисторів з'єднано з базами та колекторами третього та шостого транзисторів відповідно, колектори та бази дев'ятого та десятого транзисторів об'єднано між собою, а також з колекторами четвертого та п'ятого транзисторів і з'єднано з вихідною шиною, який відрізняється тим, що у нього введено одинадцятий, дванадцятий, тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий транзистори та третє і четверте джерела струму, причому другі виводи третього і четвертого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, перші виводи третього і четвертого джерел струму з'єднано з базами та колекторами третього і шостого транзисторів відповідно, а також з базами першого і восьмого транзисторів відповідно, емітери третього і шостого транзисторів з'єднано з емітерами п'ятнадцятого і вісімнадцятого транзисторів відповідно, бази та колектори п'ятнадцятого і вісімнадцятого транзисторів з'єднано з емітерами шістнадцятого і сімнадцятого транзисторів відповідно, колектори шістнадцятого і сімнадцятого транзисторів з'єднано з емітерами сьомого і другого транзисторів відповідно, бази шістнадцятого і сімнадцятого транзисторів з'єднано з базами та колекторами дев'ятого і десятого транзисторів відповідно, а також з колекторами четвертого і п'ятого транзисторів відповідно та з'єднано з вихідною шиною, емітери дев'ятого і десятого транзисторів з'єднано з емітерами тринадцятого і чотирнадцятого транзисторів відповідно, колектори тринадцятого і чотирнадцятого транзисторів з'єднано з базами другого і сьомого транзисторів відповідно, а також з емітерами першого і восьмого транзисторів відповідно, бази тринадцятого і чотирнадцятого транзисторів з'єднано з базами та колекторами одинадцятого і дванадцятого транзисторів відповідно, а також з першими виводами першого і другого джерела струму, емітери одинадцятого і дванадцятого транзисторів з'єднано з емітерами четвертого і п'ятого транзисторів відповідно, колектори першого і восьмого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно. 3 UA 70755 U Комп’ютерна верстка Л. Купенко Державна служба інтелектуальної власності України, вул. Урицького, 45, м. Київ, МСП, 03680, Україна ДП “Український інститут промислової власності”, вул. Глазунова, 1, м. Київ – 42, 01601 4