Буферний каскад

Буферний каскад, який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та ви хідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, емітери четвертого і п'ятого транзисторів з'єднано з емітерами дев'ятого і десятого транзисторів відповідно, бази дев'ятого і десятого транзисторів з'єднано з базами третього і шостого транзисторів відповідно, колектор дев'ятого транзистора з'єднано з емітером першого транзистора, базу першого транзистора з'єднано з базою другого транзистора, колектор першого транзистора з'єднано з першим виводом першого джерела струму, др угі виводи першого і другого джерела струмів, а також колектори другого і сьомого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, емітери другого і сьомого транзисторів з'єднано з колекторами третього і шостого транзисторів відповідно, емітери третього і шостого транзисторів з'єднано з еміте U 2 24882 1 3 24882 та шостого транзисторів з'єднано з вихідною шиною. Основним недоліком цього пристрою є низька точність, що викликано значною вихідною напругою зміщення нуля через не ідентичність параметрів пар n-р-n та р-n-р транзисторів у верхньому та нижньому каналах. За прототип обрано буферний пристрій [Д.п. України №15896 Н03К 5/22, G05B 1/00, 2006], який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідн у та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, колектори яких з'єднано з колекторами шостого та третього транзисторів відповідно, та емітерами сьомого та другого транзисторів відповідно, база та колектор першого транзистора об'єднані і приєднані до шини додатного живлення через перше джерело струму, а також до бази другого транзистора, база сьомого транзистора з'єднана з шиною від'ємного живлення через друге джерело струму, колектори другого та сьомого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно. Крім того містить дев'ятий, десятий, одинадцятий, дванадцятий транзистори, причому база кожного з них з'єднана з його колектором, емітер восьмого транзистора з'єднано з базою сьомого транзистора та першим виводом другого джерела струму, емітери дев'ятого та десятого транзисторів з'єднано з емітерами четвертого та п'ятого транзисторів відповідно, бази та колектори дев'ятого та десятого транзисторів з'єднано з базами третього та шостого транзисторів відповідно, а також базу та колектор дев'ятого транзистора з'єднано з емітером першого транзистора, базу та колектор десятого транзистора з'єднано з базою та колектором восьмого транзистора, емітери третього та шостого транзисторів з'єднано з емітерами одинадцятого та дванадцятого транзисторів відповідно, бази і колектори одинадцятого та дванадцятого транзисторів з'єднано з вихідною шиною. Недоліками прототипу є низька точність роботи пристрою, яка обумовлена великим рівнем вхідного струму зміщення. В основу корисної моделі поставлено задачу створення буферного каскаду, в якому за рахунок введення нових елементів та зв’язків між ними зменшується вхідний струм зміщення, завдяки чому підвищується точність роботи. Поставлена задача досягається тим, що в буферний пристрій, який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому вхідну шину з'єднано з базами четвертого та п'ятого транзисторів, емітери четвертого і п'ятого транзисторів з'єднано з емітерами дев'ятого і десятого транзисторів відповідно, бази дев'ятого і десятого транзисторів з'єднано з базами третього і шостого транзисторів відповідно, колектор дев'ятого транзистора з'єднано з емітером першого транзистора, базу першого транзистора з'єднано з базою другого транзистора, колектор першого транзистора з'єднано з першим виводом першого джерела струму, др угі виводи першого і другого джерела струмів, а також колектори другого і сьо 4 мого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, емітери другого і сьомого транзисторів з'єднано з колекторами третього і шостого транзисторів відповідно, емітери третього і шостого транзисторів з'єднано з емітерами одинадцятого і дванадцятого транзисторів відповідно, бази та колектори одинадцятого і дванадцятого транзисторів з'єднано з вихідною шиною, введено тринадцятий, чотирнадцятий, п'ятнадцятий, шістнадцятий, сімнадцятий, вісімнадцятий транзистори, причому колектори тринадцятого, п'ятнадцятого, сімнадцятого та чотирнадцятого, шістнадцятого, вісімнадцятого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, бази тринадцятого і чотирнадцятого транзисторів з'єднано з колекторами першого і восьмого транзисторів відповідно, а також з першими виводами першого і другого джерел струмів відповідно, емітери тринадцятого і чотирнадцятого транзисторів з'єднано з базами першого, другого та сьомого, восьмого транзисторів відповідно, бази п'ятнадцятого і шістнадцятого транзисторів з'єднано з емітерами першого і восьмого транзисторів відповідно, а також з колекторами дев'ятого і десятого транзисторів відповідно, емітери п'ятнадцятого і шістнадцятого транзисторів з'єднано з базами третього, дев'ятого та шостого, десятого транзисторів відповідно, бази сімнадцятого і вісімнадцятого транзисторів з'єднано з колекторами третього і шостого транзисторів відповідно, а також з емітерами другого і сьомого транзисторів відповідно, емітери сімнадцятого і вісімнадцятого транзисторів з'єднано з колекторами п'ятого і четвертого транзисторів відповідно. На кресленні представлено принципову схему буферного каскаду. Пристрій містить вхідну шину 23, яку з'єднано з базами четвертого 4 і п'ятого 5 транзисторів, колектори четвертого 4 і п'ятого 5 транзисторів з'єднано з емітерами сімнадцятого 13 і вісімнадцятого 14 транзисторів відповідно, емітери четвертого 4 і п'ятого 5 транзисторів з'єднано з емітерами дев'ятого 3 і десятого 6 транзисторів відповідно, бази дев'ятого 3 і десятого 6 транзисторів з'єднано з базами третього 16 і шостого 19 транзисторів відповідно, а також з емітерами п'ятнадцятого 11 і шістнадцятого 12 транзисторів відповідно, колектори дев'ятого 3 і десятого 6 транзисторів з'єднано з базами п'ятнадцятого 11 і шістнадцятого 12 транзисторів відповідно, а також з емітерами першого 2 і восьмого 7 транзисторів відповідно, бази першого 2 і восьмого 7 транзисторів з'єднано з базами другого 15 і сьомого 20 транзисторів відповідно, а також з емітерами тринадцятого 9 і чотирнадцятого 10 транзисторів відповідно, колектори першого 2 і восьмого 7 транзисторів з'єднано з базами тринадцятого 9 і чотирнадцятого 10 транзисторів відповідно, а також з першими виводами першого 1 і другого 8 джерел струмів відповідно, другий вивід першого 1 джерела струму та колектори тринадцятого 9, п'ятнадцятого 11, сімнадцятого 13, другого 15 транзисторів з'єднано з шиною додатного живлення 21, другий вивід другого 8 джерела струму та колектори чотирнадцятого 10, шістнадцятого 12, вісімнадцятого 14, сьомого 20 транзи 5 24882 сторів з'єднано з шиною від'ємного живлення 22, емітери другого 15 і сьомого 20 транзисторів з'єднано з базами сімнадцятого 13 і вісімнадцятого 14 транзисторів відповідно, а також з колекторами третього 16 і шостого 19 транзисторів відповідно, емітери третього 16 і шостого 19 транзисторів з'єднано з емітерами одинадцятого 17 і дванадцятого 18 транзисторів відповідно, бази та колектори одинадцятого 17 і дванадцятого 18 транзисторів з'єднано з вихідною шиною 24. Буферний каскад працює таким чином: Якщо напруга на вхідній шині 23 збільшується, то потенціали емітерів четвертого 4 і п'ятого 5 транзисторів збільшуються, у свою чергу збільшуються потенціали баз дев'ятого 3, третього 16 та десятого 6, шостого 19 транзисторів відповідно, а також колекторів одинадцятого 17 і дванадцятого 18 транзисторів збільшується, при цьому потенціал на вихідній шині 24 також збільшується. Якщо напруга на вхідній шині 23 зменшується, то потенціали емітерів четвертого 4 і п'ятого 5 транзисторів зменшуються, у свою чергу з зменшуються потенціали баз дев'ятого 3, третього 16 та десятого 6, шостого 19 транзисторів відповідно, а також колекторів одинадцятого 17 і дванадцято Комп’ютерна в ерстка Л. Купенко 6 го 18 транзисторів зменшується, при цьому потенціал на вихідній шині 24 також зменшується. Для запобігання впливу базових струмів третього 16 і шостого 19 транзисторів на значення емітерних струмів четвертого 4, дев'ятого 9 та п'ятого 5, десятого 6 транзисторів відповідно, за умови змінення вихідної напруги, у схему введено емітерні повторювачі на п'ятнадцятому 11 і шістнадцятому 12 транзисторах відповідно. Для запобігання впливу базових стр умів др угого 15 і сьомого 20 транзисторів на емітерні струми першого 2 і восьмого 7 транзисторів, за умови зміни напруги живлення або вихідної напруги, у схему введено емітерні повторювачі на тринадцятому 9 і чотирнадцятому 10 транзисторах відповідно. Для запобігання впливу змінення вихідної напруги або напруги живлення наколекторні струми четвертого 4 і п'ятого 5 транзисторів у схему введено каскодні каскади на сімнадцятому 13 і вісімнадцятому 14 транзисторах. Перше 1 та друге 8 джерела струмів забезпечують необхідний режим схеми по постійному струму. Шини додатного 21 і від'ємного 22 живлення забезпечують потрібний рівень напруги для живлення схеми. Підписне Тираж 26 прим. Міністерство осв іт и і науки України Держав ний департамент інтелектуальної в ласності, вул. Урицького, 45, м. Київ , МСП, 03680, Україна ДП “Український інститут промислов ої в ласності”, вул. Глазунова, 1, м. Київ – 42, 01601